Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: LatticeECP2M: дифф.клок Serdes
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
RYury
В данном семействе имеются гигабитные сердесы, которые можно тактировать либо с заданных (dedicated) внешних пинов - входной дифф. клок REFCLKP и REFCLKN, либо изнутри с ядра (с внутренней глобальной клоковой шины). Если я беру клок изнутри, то что делать с внешними пинами REFCLKP и REFCLKN? Оставить их в воздухе, или землить? В документации ничего не нашел по этому вопросу.
RYury
Наконец-то получил ответ от саппорта латтиса, оттранслирую здесь:

Цитата
When you use the FPGA reference clock (core_rxrefclk and core_txrefclk), you don't need to connect the refclkn and refclkp to ground. Just leave as is.

However, I would recommend as much as possible to use the refclkn and refclkp instead since it would have less jitter compared to reference clock from FPGA. But it is your choice.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.