Здравствуйте.
Долго не занимался FPGA, а тут возникла необходимость подключить TFT LCD к CycloneIII. Для сопряжения идеально подходит SN75LVDS84A. Вопрос - можно реализовать SN75LVDS84A внутри FPGA ? Чтение "Cyclone III Device Handbook, Volume 1" и "CIII51008-1.3" на скорую руку не добавило ясности. Не совсем понятно поддерживается ли стандарт LVDS 1.2V single ended. Планируется EP3C5 (EP3C10). В документации есть оговорка "The differential SSTL-2, SSTL-18, HSTL-18, HSTL-15, and HSTL-12 I/O standards are only supported on clock input pins and PLL output clock
pins. PLL output clock pins do not support Class II interface type of differential SSTL-18, HSTL-18, HSTL-15, and HSTL-12 I/O standards." Если HSTL-12 - это и есть LVDS 1.2v, то его поддерживают не все LVDS ноги, а только выходы PLL ???
Полная версия этой страницы: CycloneIII и LCD TFT
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(Diman_ @ May 25 2009, 09:30) 
Вопрос - можно реализовать SN75LVDS84A внутри FPGA ?
Нет, конечно. Там же во флат-линке частоты дикие. Нужно FPGA раз в 10 быстрее.
Цитата(Methane @ May 25 2009, 11:05)
Нет, конечно. Там же во флат-линке частоты дикие. Нужно FPGA раз в 10 быстрее.
Может я ошибаюсь, но пиксельная скорость 50МГц. 7бит на канал => 50МГц * 7 = 350 МГц, что для CycloneIII не предел.
Цитата(Diman_ @ May 25 2009, 11:34)
Может я ошибаюсь, но пиксельная скорость 50МГц. 7бит на канал => 50МГц * 7 = 350 МГц, что для CycloneIII не предел.
Не 7, а 10. Там кодирование 8/10 кажись. Так что 50 умножать на 10, получаем 500. Получаем что даже на вашем очень не большом дисплее уже все плохо.
Цитата(Methane @ May 25 2009, 12:39)
Не 7, а 10. Там кодирование 8/10 кажись. Так что 50 умножать на 10, получаем 500. Получаем что даже на вашем очень не большом дисплее уже все плохо.
Бред!!!
Дифф CLKOUT == CLKIN = PixCLK = (в данном конкретном случае 50МГц). За один такт выдвигается 7 бит на канал. Частота сериализации 350МГц.
Даже если было бы 500МГц- не вижу противоречий:
"Cyclone III devices include dedicated differential output buffers to transmit LVDS
signals at up to 840 Mbps on the left and right I/O banks with no external resistors
required. The top and bottom I/O banks can transmit data at up to 640 Mbps using a
simple resistor network."
очень не большой дисплей -1024х768.
По скоростям все проходит, а вопрос в стандарте LVDS 1.2V. Поддерживает его Cyclone III или нет? В доках явного ответа нет.
Цитата(Diman_ @ May 25 2009, 13:16)
Бред!!!
Дифф CLKOUT == CLKIN = PixCLK = (в данном конкретном случае 50МГц). За один такт выдвигается 7 бит на канал.
Дифф CLKOUT == CLKIN = PixCLK = (в данном конкретном случае 50МГц). За один такт выдвигается 7 бит на канал.
Какой клок? Флатлинка или нет?
Цитата(Diman_ @ May 25 2009, 12:34)
Может я ошибаюсь, но пиксельная скорость 50МГц.
На всякий случай, стандартно - 65МГц для 1024х768 @60Гц.
Цитата(Methane @ May 25 2009, 13:25)
Какой клок? Флатлинка или нет?
Уважаемый, если вам действительно хочется разобраться в работе трансивера sn75lvds84a - вот ссылка на документацию http://www.datasheetcatalog.org/datasheet/...sn75lvds84a.pdf
а меня итересует где можно нарыть информацию о том на какие ноги можно подать LVDS 1.2V CycloneIII (таблицу какую-нибудь). Pin-out файл тоже не прояснил ситуацию. Желательно от тех кто в теме.
Цитата(Diman_ @ May 25 2009, 13:35)
Уважаемый, если вам действительно хочется разобраться в работе трансивера
Я советую Вам самим разобраться.
Цитата(Diman_ @ May 25 2009, 14:35)
а меня итересует где можно нарыть информацию о том на какие ноги можно подать LVDS 1.2V CycloneIII (таблицу какую-нибудь). Pin-out файл тоже не прояснил ситуацию. Желательно от тех кто в теме.
Как же вам pinout не пояснил ситуацию, если там прямо вывода по диффпарам названы? Ну киньте сюда кусок pinout, спросите еще подробнее.
Всем спасибо, разобрался. Обычный LVDS CycloneIII совместим с LVDS матрицы. Буду цеплять напрямую несмотря на "дикие частоты".
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.