Подскажите пожалуйста какой ARM может выдавать паралельно на ножки код 14 бит с частотой 100 МГЦ?

Из маленьких флешовых - никакой. Вы бы уточнили, что за код, откуда он берется и т.п.

Необходимо из RAM выдавать на ЦАП отсчеты с частотой 100 MGZ

Не процессорная это задача - гнать 200Мбайт/с из RAM. Поставьте логику, к ней память, память можно загружать из МК.

Из имеющейся на борту МК периферии под такое только контроллер LCD может подойти с большой натяжкой, т.к. на 100MHz способны работать немногие, и постоянный поток сформировать может быть проблематично.

а как с логикой? необходимо реализовать счетчик адреса для ОЗУ с переменным диапазоном и частотой (максимум 100 МГЦ)

Посмотрите сигнальные процессоры у TI или AD. Старшие модели у TI работают на частотах 700-1000 МГц. Посмотрите для ориентации платы ЦОС, например, insys

А какая у них цена?

Если "диапазон" небольшой и позволяет использовать SRAM, то с такой задачей справится и маленькая CPLD.

Не знаю, у дилеров уточните.

Какие задачи требуется выполнять кроме вывода на ЦАП?

Чтобы просто гнать поток на ЦАП уже нужен 1GHz DSP?

Если просто гнать поток, то и процессор не нужен. Наверняка, что-то еще надо.

1)принимать данные с PC по USB заливать их в ОЗУ, а потом выдавать на ЦАП с заданной частотой (до 100 МГц). При достижении конца данных - повторять их сначала. Ширина данных 14 бит. Количество данных - 100 килослов (по 14 бит)
2)принимать с USB данные и максимально без задержек выдавать их напрямую на ЦАП. (м.б. <100 МГЦ в зависимости от USB)

Для такой задачи процессор ЦОС не нужен.
Скорее что-нибудь такое: ПЛИС, ОЗУ, контроллер для связи по USB.
В каком режиме будет смена данных для ЦАП?

1)Загрузили в озу данные
2)установили скорость их выдачи
процесс:
3)выдача всех данных на цап по кругу и мониторинг сигнала для новых данных для ОЗУ (в 100 раз медленный процесс)

IMHO, сложность во взаимодействии с памятью. Если процесс вывода данных в ЦАП можно остановить, то проблем нет. Если требуется одновременный прием данных с USB и работа ЦАП, то можно использовать два буфера (рабочий и для загрузки данных).
Надеюсь что участники форума предложат более эффективные решения.

а готовый DDS от AD не устроит?

так его и планируется использовать. Для него надо 14 бит подавать. (Чтобы модулировать)
Я так понимаю вырисовывается штука АРМ + FPGA.

DDS != ЦАП.
Какого типа DDS? Вам точно надо очень быстро (через 10 нс = 1/100 МГц) перегружать DDS?

Я бы поставил ципрес CY7C68013(15) и CPLD(FPGA) и SRAM к CPLD, как раз будет еще маленький проц если надо чем-то по управлять.

Уважаемый marksh. Сформулируйте, пожалуйста, какой сигнал и с какими параметрами Вам надо получить.