Цитата(x736C @ Aug 16 2009, 06:01)
Здорово, только зачем так много бит?
Потому что LH+SH должен выдерживать очень большой динамический диапазон, 43 db, а это больше семи бит. То есть что бы при минимальном сигнале иметь реальных 12 бит надо всего иметь 20. Нет, можно конечно поставить на вход управляемый усилитель и из FPGA его крутить в зависимости от уровня сигнала, но это IMHO сложнее, чем тупо все оцифровать как есть и потом в цифре разобраться.
Цитата(x736C @ Aug 16 2009, 06:01)
На компараторе без проблем делается.
На компараторе, говорят, без проблем делается 6 db, а для LH надо 43.