Добрый день

Есть проектик для 3-го циклона - легко имплементируется для EP3C10, а вот для 5-ки идём на пределе.
И вроде должно как-то затрамбоваться - пусть с плохими времянками - не суть.
Но на практике Вот такое вывалилось !!

Клацнул на ошибке - и оно показало мне floore plan - и там одну из ячеек подсветила - мол это она виновата
по отчётам ввроде всё нормально ..
Info: Peak interconnect usage is 21% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Вот текст ошибки полностью
Info: Cannot fit design in device -- following 1 routing resource(s) needed by more than one signal during the last fitting attempt
Info: Routing resource LAB Input (X28_Y10, I64)

Причём sp1 вообще вылетал без обьяснения причин.

Как думаете это что-то с квартусом или всётаки действительно проект не влазит ?
может кто сталкивался с подобным ?

попробуйте через dse утрамбовать, или вручную seed покрутить. Да и опции синтезатора/фиттера тоже, касаемые оптимизаций

Судя по репорту, там довольно плотно. Если это не в схематике нарисовано и не на AHDL, то можно попробовать внешний синтезатор взять, они получше работают.

ДСЕ решил что эта работа не для него

Сид поменял )) вообще internal error выбило




Да вроде как и не сильно плотно 21% в пике, в среднем 12%
В других проектах у меня пиковый интерконнект до 60% доходил , а средний до 33%

Там всё на верилоге
Вы на Symplify намекаете ?

Ну руками опции и сиды покрутить.
В первую очередь все то, что непосредственно влияет на area. Всякие там logic sharing, duplication, и т.п. Ну а сид это святое Им сколько раз невпихуемое впихивалось.

Поменял сид и невпихуемое стало ещё более невпхуемым

Всётаки зафиттило !!! и тайм квест в поряде

поставил normal fit(extra effort) и убрал POWER оптимизацию

Блин ну такого на моей памяти ещё не было - будем знать.
Ну что такое и квартус надо уговаривать как женщину.

просветите, пожалуйста, что это такое dse?

кусок квартуса - design space explorer.