Необходимо реализовать ФИФО. Если пользоваться коркой FIFO Generate, то для ФИФО с одной тактовой частотой для чтения и записи Xilinx не дает выбрать ФИФО которое по чтению является "FWFT: First-World Fall-Through", т.е. первое записанное слово сразу появляется на выходе (этот ржеим просто необходим в DMA обмене по интерфейсам типа PCI). А использовать ФИФО с разными тактовыми частотами не подходит (издерки в несколько тактов из-зи внутренней логики).
В Quartuse кстати все с этим в порядке, т.е. любой тип ФИФО в любой конфигурации. В Xilinx'е в ISE9.2 этого нет. Может кто знает как все-таки реализовать этот тип ФИФО в ISE9.2?

Сегодня установил новый ISE11.1. В нем уже реализовали возможность использовать FWFT с одной тактовой частотой. Но пакет не проверенный, да и в нем убрали возможность автоматической генерации test-bencha (((. А я к этому привык (сам ни разу не писал test-benchi).

2 ovs_pavel - ну если в ISE 9.2 его нет, то врядли вы там его найдёте, даже если сильно стараться будете.
Коргенератор нетлисты для фифошки генерит =>как вариант - тут по форуму проскакивала темка , как 2 исешки поставить, ставите их 2 штуки и тянете с новой всё что нужно/пользуетесь... Если хочется симуляция - то и *.v можно стянуть с либ

А зачем вам тест бенч на фифошку ?

Тест бенч не на ФИФО, а на весь проект, в состав которого входит ФИФО.

Не вижу ничего плохого в том, чтобы пользоваться последними версиями пакетов. Но вообще IMHO FIFO не такой уж сложный блок (особенно когда оба порта на одной частоте), чтобы не сделать его самому, если готовый чем-то не устраивает.

Возможно и не сложный, однако не встречал ни одного который бы эти занимался (все почему то берут корку). Ладно, буду делать предварительное чтение... хотя странно в альтере уже давно есть, а в xilinx'е только в этом году ввели.

А насчет последней версии, то это конечно придется. И видимо придется учиться писать тест-бенчи.

Тут Фифо пример простого синхроного фифо. Можете просто списать отсюда.