Задал в CES "Net Class"с шириной трасс и зазоров и указал разводить в двух слоях.
Затем в "Constraint Classes" создал класс цепей, где указал количество переходов - 2 и выравнивание длины.
Внес в них цепи и указал на использование созданного мной "Net Class".

В Expedition PCB запускаю автоматическую разводку по схеме "System Default"
При выполняется только требование по ширине и зазорам.
Требование по переходным отверстия тоже похоже выполняется.

Но разводка идет в 4 слоях а не в 2-х как я объявлял в "Net Class"
Цепи которые я занес в настраиваемый класс ("Constraint Classes" ) разводятся во всех слоях.
при этом в CES(см. рис.) не отображается ни количество использованых переходных отверстий, ни реальные длины трасс.

Если я в Expedition PCB запускаю автоматическую разводку не во всех слоях("System Default"), а только в выбраных в CES,
то плата разводится в выбраных слоях.
Но реальные данные в CES все равно не попадают.

К тому же получается разводчик игнорирует правило разводки заданное в CES?

Что я не так делаю?

В меню CES-а нажать Data -> Actuals -> Update All

Получилось.
Нужно только CES вызывать из Expedition PCB, а я вызывал из DxDesigner.

Есть еще вопрос
Я присоединил к сиволам цепи GND и +3,3V - они стали глобальными.
Но в CES их не видно.
Соответсвено я не могу задать как их разводить.
Хотелось бы их отключить для разводки в автоматическом режиме и розвести вручную.

Нажмите для просмотра прикрепленного файла

Не могу назначить VIA в CES.
Предыстория:

Работаю один, по этому база компонентов одна, разделения на центральную и пользовательскую нет.

DXDesigner при замене символа, сразу рисовал вокруг него красную рамку и предлагал обновить.

Изменил SMD компонент(CELL).
DXDesigner изменений не заметил Expedition PCB тоже.

Перепаковал проект (в DXDesigner) - данные в плате обновились.

Добавил свой тип VIA в LM, перепаковал проект.

В CES нету моего типа для выбора. При вызове Padstack редактора их Expedition PCB тоже не видно созданого мной VIA.
Видно только при вызове Padstack редактора из LM.

При полной перепаковке(см. рис. ) выскакивает сообщение о устаревани базы компонентов.

Что я не так делаю?

Спасибо.

Попробуйте подумать для начала:
Via это компонент, он на схеме есть?
Нет.
Значит его надо импортировать непосредственно в плату Setup>Library_Services закладка Padstacks

Подумал - не логично.
На сколько я понимаю, "Via по умолчанию" попало в плату через схему.
Точнее, при упаковке схемы в проект попала ссылка на базу компонентов.
Откуда Expedition PCB и извлек параметры переходного отверстия.

Да и нелогично как-то выглядит контроль изменений.
DxD подсвечивает измененые символы, а Expedition PCB не подсвечивает измененные Cell.

Ну если нужно вручную импортировать, то так и буду.
Куда ж дется с подводной лодки. ;-)

По прежнему не понятно, почему выскакивает при упаковке проекта "!THE iCDB IS UP-TO-DATE!" ?
Ведь я задаю галочками перепаковать все символы и локальную базу данных создать наново.

А теперь представте что вы сделали сотню проектов и в ЦБ у вас накопилось несколько десятков VIA. По вашей логике все они загрузятся проект - вопрос а нафига они все там вам нужны, будут только мешаться. Если хотите чтобы конкретные VIA всегда загружались при создании новой платы, то внесите их в соответствующуй Layout_Template, туда же можете внести и механические ячейки, и рисованные ячейки и т.д.

В диалоге Project_Integration есть соотвествующие галочки обновления информации. Т.е при каждой FA будет происходить обновление.

Представить себе, что я сделал сотню проектов в Expedition не могу :-)
Два десятка типов переходных отверстий тоже сложно представить, мне 3..4 типа хватает.
Как заложили програмисты работу с переходками пусть так и будет.

-----
Сообщение "!THE iCDB IS UP-TO-DATE!" не пропадает.

Судя по рисунку (iCDB.JPG) данные в нее поставляют DxDesigner, редактор CES и Epedition PCB.

DxDesigner не "просит" обновить символы.

Редактор CES синхронизируется сам автоматически:
"Constraint changes you make while working within CES are automatically synchronized with
the schematic entry or PCB layout tool from which you launched CES. For example, after
launching CES from DxDesigner, changes that you make to constraints that correspond to
schematic design properties are updated within DxDesigner after those changes are saved
within CES. From a back-end perspective, Expedition PCB, for example, is updated with
changes from CES in the same manner."

При загрузке обновлений в Epedition PCB (proj_integr.JPG) ставил галочки и "обновить" и "удалить и перестроить"
Все равно, после этого, при упаковке проекта появляется сообщение ""!THE iCDB IS UP-TO-DATE!" :-(

может я сильно темный, но я никогда не копировал via в проект через Library_Services.
Просто ставил галки напротив нужных via в setup parameters - padstack - выпадающий список - самая верхняя строчка "allowed".


поправка. раньше работал без CES. И via автоматом копировались в проект если его где-нибудь поставить из вышеприведенного списка "allowed". Попробовал включил CES. Там конечно, можно выбрать только из числа уже примененных в проекте (то есть автоматом скопированных), либо принудительно скопировать через сервис.

Вы правы setup parameters - padstack это единственный диалог напрямую обращающийся сразу к двум библиотекам (ЦБ и ЛБ)



Давайте определимся что вы хотите увидеть?
iCDB - это база данных соединений. Если схема не содержит изменений соединений, то вы и получите "!THE iCDB IS UP-TO-DATE!"
Если вы хотите обновления данных PDB, CELL, Padstack, то установка галочки и "обновить" и "удалить и перестроить" решает данную проблему. Они обновляются сразу при выполнении FA - это также как выполнить Symbols_Update в DxD (для обновления символов в схеме).
Помимо этого есть еще команда ECO>Update_Cells&Padstacks

Упс - это я зарапортовался :-)

Так как сообщения с восклицательными знаками- то по привычке перевел его как предупреждение о неполадках в базе данных.
Напишу еще вопрос и пойду посыпать голову пеплом. :-)

Пересмотрел документацию на CES и Expedition PCB и пришел к выводу, что нельзя участку цепи или региону на плате назначить отдельные правила.

Я хочу для цепей питания под BGA корпусом (0,8мм) назначить переходные отверстия 0,3/0,56 и зазоры 0,11 мм.
Как тут указано:
http://www.fairchildsemi.com/an/AN/AN-5026.pdf

Также я хотел провести по одной дорожке между ножками тонким проводником.

В CES назначил минимальную ширину дорожки так чтобы проходило между падами шариков.
При ручной разводке дает выбрать минимальную ширину и провести в дорожку.

В автоматическом режиме не хочет уменьшить ширину в нужном месте.
Ведет в обратную сторону, делает переходное отверстие и тянет дорожку обратно.

Я спецально поставил ограничение по длине дорожек и 4 прохода разводчика "Tune Delay".
Дорожки получаются длиннее чем задано, но между шариками не разводятся.

Получается, в Cell Editor нужно разводить вручную?

Можно Нажмите для просмотра прикрепленного файла
можно даже задать правила pin-to-pin (From_to_Constaraints), т.е между пинами внутри цепи

Автомат работает по ширине Typical, алгоритм Expand по Expansion. Поэтому и применяют Rule_Area, т.е области где Typical отличается от схемы Master.

В Cell_Editor никогда не пытался автотрассировать. Автотрассировкой занимаются в ExpeditionPCB (т.е. в топологии, а не ячейке).

Хочу под BGA расположить две "Rule Area".
Корпус имеет внути матрицу выводов с земли/питания I/O /питания ядра.
По краям два ряда шариков.

http://www.analog.com/static/imported-file...325BC_208_2.pdf

Под всем корпусом хочу задать ширину дорожки 0,15 и зазор 0,15 чтобы вывести выводы со второго слоя.(Rule Area 1 - больший квадлат)

В центре на хочу сделать переходные отверстия 0,25/056 на внутренние Planes. (Rule Area 2 меньший квадрат)

Таким образом вся внутренняя матрица выводов уйдет во внутренние слои а сигнальные выводы уйдут наружу.

Сработают ли "внутренние" правила если я размещу два квадрата, один в другом?

Также не нашел такой опции как разрешение/запрет создавать via под smd падами.

Ну с этим просто - в диалоге "Pad Entry" каждому типа падов можно приписать разрешенные виды via для расположения на этом паде, ну и опции всякие, типа только по центру, или скраю, или где попало.

Пока писали здесь могли бы просто попробовать.
Учитесь пользоваться документацией Нажмите для просмотра прикрепленного файла

Что-то не получается.

Выставил шаг переходных отверстий 0,4 чтбы переходки были точно посоедине между падами.
Fanout развелись хорошо.

Попробовал положить конденсатор (тип 0402 2мм х 1 мм)- система автоматически удаляет переходки и проводит проводники к конденсатору.
Зафиксировал Fanout - не ложится конденсатор - ошибка "Can not resolve immovable metall conflict" (рис 1)

Расфиксировал только два переходных отверстия, остальные зафиксировал.
Переходное отверстие под одной ножкой сформировалось - из под второй убралось (рис 2)
и ререкинуло на другую ножку

Эксперименты (или танцы с бубном?) с CES и Pad Entry не помогли.

Может я пытаюсь заставить Expedition PCB сделать невозможное?

А в диалоге "Pad Entry" именно для этого типа падов (кондера) разрешено ставить именно те типы via? Если да, и разрешено ставить не по центру, то глюк какой-то

Тут сплошные вопросы и без проекта на них не ответить:
- от K13 можно провести fanout вручную на первый пин кондера?
- via на пине 2 кондера двигается мышкой - в каких пределах?
Короче надо экспериментировать чтобы можно было понять проблему.
Ясно одно - когда вы пытаетесь разместить пин на via возникает нарушение зазора - поэтому система перестраивает соединения.
Когда размещаете на фиксированные она не может разрешить возникающий конфликт и ничего не делает.
Можно например включить режим DRC_OFF и разметить кондер с конфликтом, а затем попытаться через верификацию найти в чем система видит проблему (скорее всего зазоры).