Хотел задать вопрос экспертам по FPGA. Мне нужно разработать несколько 24-битных счетчиков с максимальной частотой 80 мгц. Но пока не могу определиться на какой FPGA это дело проще всего реализовать. Буду очень благодарен если кто чего подскажет.

На любой. И FPGA, и CPLD.
Но задача "несколько счетчиков" - это скорее для микросхем низкой степени интеграции.
Советую попробовать начать с семейства Altera MAXII.

Спасиба, посмотрел, буду пробовать. Хотя пока не увидел как эту CPLD программировать, в смысле нужно ли помимо софта алтеровского какой кабель или еще чего докупать?

2 wjs - смотреть сюда и ОСОБЕННО сюда

Байт-бластер, собирается на одной ИС (74хх244) за час. Для МАХ-II EPM-240 даже в самом медленном варианте работают до 100МГц.

Спидгрейд (speed-grade) не определяет однозначно максимальную частоту счета. При реализации счетчика еще и обратные связи должны учитываться.

Конечно, используя асинхронную структуру можно затормозить и самый быстрый кристалл. Для ЕРМ-240 при использовании стандартного визарда в 24-разрядном счетчике получал указанный результат.