Добрый день,

У меня стоит задача, сделать схему измерения интервалов на FPGA.
Проблема в том что нужна высокая точность - 70 пс. Так что считать "в лоб" не получится.
Кто нибудь делал что-либо подобное? Буду признателен за любые идеи.

Спасибо.

Уточните задачу более полно. Какие интервалы (диапазон интервалов) времени нужно измерять и за какое время (время измерения)?

Начинающие лезут в сотни гигагерц... круто...

Внешний аналоговый интерполятор. На LVDS выход навешивается пара транзисторных ключей, два генератора тока- зарядный и разрядный, компаратор. Длина импульса с компаратора в соотношение токов разряда-заряда длиннее исходного импульса.
Можно конечно лепить извращение с задержкой фронтов импульса на ряде логических ячеек и синхронной защелке триггером их состояний. Но калибровать это дело- изврат страшный. Да еще и от смены технологий кристалла весь проект летит коту под хвост.

2 khach - что то похожее на первый вариант проходили есчё в универе вроде. Только вы уверены что это сгодится для ??

В каком-то совейском частотомере измеряемый интервал считался в лоб, но каждый счётный импульс фронтом сбрасывал интегратор, напряжение на котором по окончании измеряемого интервала цифровалось параллельным АЦП.

70 ps - все зависит от джиттера внутри FPGA. Т.е от качества питания, разводки, немного от самого дизайна. Если делать интерполятор на рассыпухе ЭСЛ- то 70 пс свободно получаются. Если на отдельной CPLD типа coolrunner- то тоже без особого напряга. А на базе spartana или Virtex - как когда, бывали грабли. Ну и самокалибровку надо закладывать в схему обязательно, если это будет FPGA.

khach, погодите бисер метать. Пускай топикстартер подробнее задачу опишет. А то есть подозрение, что это всего лишь "засланный казачок".

А не могли бы вы еще разок объяснить? Для тех, кто в танке.
А то ничего не понял - интерполятор, зарядный-разрядный токи... Как это работает?

+1

Бред.
У ECL время нарастания 500 ps, о каких измерениях в 70 пс интервалах может идти речь?
ECL даже дернуться не успеет.
Даже SiGe (200 ps) и InPhi (80 ps) слабо подходят.
Про FPGA на CMOS даже заикаться не стоит.
Вернее FPGA применяют в тех приборах что измеряют 70 пс, но не в сэмплерах.

больше 20 лет назад на 500 серии делал. Получалось меньше 100 пик точно. Точнее не скажу.но вроде до 30 можно было. Записей уже не осталось.

Я бы, все таки, попробовал на задержке, а калибровку или подстройку ЛЗ на EP196. Так можно цифрой подстраивать с шагом с 10пс + аналоговая(от ЦАП) в пределах 10пс.
Вообще то rezident прав, нужно подождать ответа автора по поводу величины интервалов, частот повторения и времени измерения.
На наносекундах ортимальной будет одна схема, на микро - другая....
Кстати, интересный "начинающий" пошел, начинает сразу с пикосекунд, так скоро и до фемто доберутся .

http://www.acam.de/products/time-to-digita...erters/tdc-gpx/
http://www.acam.de/products/time-to-digita...erters/tdc-gp2/

Есть такой частотомер Ч3-65.Изделие редкое и мало кем виданное.Вроде он даёт подобное разрешение. Кстати ,70 пик на фоне чего?
Если это погрешность то она сложнодостижима в принципе. 7 в -11 степени.

Доброго времени,

Есть задача измерять время появления (длительности) входных импульсов с точностью меньше 1нс.
Кто-нибудь делал что-то подобное? Есть варианты сделать это на FPGA?

Заранее благодарен за любые идеи.

Наверное можно с использованием трансиверов.
http://www.altera.com/products/devices/arr...ansceivers.html
В Арии он до 3.75ГГЦ

а в стратикс 4
http://www.altera.com/products/devices/str...ansceivers.html
11.3 ГГЦ


Глянул на Ваш другой пост там точность 70пс
т.е если берём 11.3 ГГЦ на стратиксе4 то можно с точностью до 88пс определить
Но это ОООООЧЧЧЕНЬ ДОРОГО будет стоить

Т.е преобразованием из последовательного потока в параллельный на пониженной частоте.
К примеру на входе 1.25ГГЦ - а на фпга приходит 10 бит параллельного кода с частотой 125МГц, и это уже можно обрабатывать без проблем.

Благодарю за информацию.
А что-за ?
Не понял о чем речь.
Насчет стратикса да -это слишком.

Подумаю насчет Арии.
Спасибо еще раз

Moderator:
Совсем короткая память? Создаем посты и на следующий день дубль с субмикросекундами? Темы объединил.

Я бы советовал познакомиться вот с такими изделиями http://www.eltesta.com/
Там люди довольно доходчиво объясняют физические пределы препятствующие измерению пикосекундных импульсов.
В частности утверждают, что сделать триггеры на такие импульсы (одиночные) вообще пока невозможно.
Так кому верить?

Однако ж, делают:

D Flip-Flop
T Flip-Flop

Триггеры событий и логические триггеры отличаете?

А Вы?

Верить всем. В начале темы просили измерить пикосекундный интервал, а не длительность пикосекундного импульса. Почувствуте разницу. Даю наводку- импульсы старта интервала и импульсы стопа интервала могут быть разными. А пикосекундный импульс тоже можно измерить, если его амплитуда постоянна (интегрируя заряд). Только импульс триггера на запуск измерения должен быть дан заранее со схемы синхронизации. Произвольный импульс старта выловить действительно трудно.
Ну а если использовать оптоэлектроные методы то можно повторяющийся импульс "рассмотреть" с фемтосекундной точностью. Но это уже экзотика.

Вот вот. Именно такой интервал и измерен на ECL. Там важен фронт. Но к источнику старта и стопа не было предъявлено требований. Если можно было 20 лет назад, то что уж сейчас говорить.

тут написано, как это делается:
http://www.springerlink.com/content/703102668w60213g/
Авторы на самом дешевом студенческом ките с Циклоном-2 с кварцем 24 МГц получили 315 пс разрешение
при мертвом времени 5 нс. При использовании чего-то приличного, надеюсь, Ваша цель может быть достигнута.