Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Прошу совета
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
ANT
Сделал плату со Stratix II EP2S15F484I4N и не могу достучаться до неё ни по JTAG, ни по AS конфигурированию. Программатор - USB Blaster, питание ядра и PLL - 1,2В, периферии - 3,3В. Проверял осциллографом сигналы на JTAG - в микросхему всё идёт, а с неё (вывод TDO) - полный ноль. Микросхема конфигурации EPCS16SI16N прошивается, но загрузки FPGA из неё не происходит. Похоже, все выводы FPGA находятся в режиме "вход". Микросхема - чуть тёплая. Какую диагностику можно провести в этом случае, и в каком направлении копать? Прилагаю схему конфигурации.Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла
QingTing
Что пишет Quartus при попытке программирования через JTAG?

Это?
Error: Can't access JTAG chain
Error: Operation failed

Просмотрел схему в принципе все правильно. Настораживают только подтягивающие резисторы 1к вместо рекомендуемых 10к, но думаю Blaster их тянет.
ANT
Цитата(QingTing @ Oct 28 2009, 19:12) *
Что пишет Quartus при попытке программирования через JTAG?

Это?
Error: Can't access JTAG chain
Error: Operation failed

Просмотрел схему в принципе все правильно. Настораживают только подтягивающие резисторы 1к вместо рекомендуемых 10к, но думаю Blaster их тянет.


Пишет: "Unable to scan device chain. Can't scan JTAG chain. Do you want to ohen the JTAG Chain Debugger to troubleshoot the JTAG chain".
Если открыть дебаггер, то там диагностика такая:
Error: JTAG chain problem detected
Error: No device detected
Error: The TDO connection to the download cable might be shorted to GND or is an open circuit
Error: The TCK and TMS connections to the last device might have problem

Под BGA не залезешь посмотреть сигналы, но в ближайших к нему переходных отверстиях TCK, TDI, TMS сигналы от Бластера видны.
У меня 2 главных предположения:
1) микросхема от чего-то умерла sad.gif;
2) необходимые сигналы не доходят до падов.
Во втором случае я проверил тестером (в режиме диодного теста) при отключённом питании сигнальные линии. Тестер показывает наличие входных диодов, т.е., вроде, контакт падов есть.
Планирую с кем-нибудь договориться сделать рентген-тест пайки.
dvladim
Цитата(ANT @ Oct 28 2009, 18:14) *
Проверял осциллографом сигналы на JTAG - в микросхему всё идёт, а с неё (вывод TDO) - полный ноль.

Нуля на TDO быть не должно. По-умолчанию (в сбросе) TDO в Z. КЗ?
ANT
Цитата(dvladim @ Oct 29 2009, 00:01) *
Нуля на TDO быть не должно. По-умолчанию (в сбросе) TDO в Z. КЗ?

Проверил: КЗ нет ни на землю, ни на питание. TDO - в Z, поскольку щуп осциллографа тянет его к земле.
Подтянул резистором 10к к 3,3В - подтягивается.
sazh
Цитата(ANT @ Oct 28 2009, 23:14) *
Проверил: КЗ нет ни на землю, ни на питание. TDO - в Z, поскольку щуп осциллографа тянет его к земле.
Подтянул резистором 10к к 3,3В - подтягивается.


А сам то usb бластер живой?
У меня из 3 штук 2 сожгли. (входные буфера). Когда плата и комп от разных розеток, а заземления нет.
QingTing
А сам то usb бластер живой?
У меня из 3 штук 2 сожгли. (входные буфера). Когда плата и комп от разных розеток, а заземления нет.
[/quote]

Судя по тому что EPCSка прошивается, Blaster видимо жив.
bav
что подается на выводы VCCPD[1..8]?

QingTing
Цитата(bav @ Oct 29 2009, 10:47) *
что подается на выводы VCCPD[1..8]?



+3.3в, на приведенной схеме видно.

У меня давно, была похожая ситуация, помоему на Cyclone III (TQFP) не пропаяли землю которая под корпусом находится, так называемый TPAD. Так вот она через JTAG не в какую работать не хотела, EPCSка шилась но конфигурирования ПЛИС не происходило.
bav
Цитата
+3.3в, на приведенной схеме видно.

прошу прощения, не заметил.
Костян
Цитата(ANT @ Oct 28 2009, 12:14) *
Сделал плату со Stratix II EP2S15F484I4N и не могу достучаться до неё ни по JTAG, ни по AS конфигурированию. Программатор - USB Blaster, питание ядра и PLL - 1,2В, периферии - 3,3В. Проверял осциллографом сигналы на JTAG - в микросхему всё идёт, а с неё (вывод TDO) - полный ноль.




Начните с малого.... "Погуляйте" по jtag цепочке , почитайте регистры и т.д...... добейтесь такого состояния, чтобы TDO изменилось (это будет говорить хотя бы о том ,что питание подоно правильно).




Затем берите Universal Scan и вперед на тесты.....





p.s Вы случаем TDO с TDI не напутали ?  smile3046.gif проверьте
ANT
Цитата(bav @ Oct 29 2009, 11:47) *
что подается на выводы VCCPD[1..8]?


На все эти выводы подаю 3,3В.
QingTing
Если надо провести какой нибуть эксперимент, обращайтесь! У меня на столе лежит живая плата на EP2S60F672.
ANT
Цитата(Костян @ Oct 29 2009, 12:40) *
p.s Вы случаем TDO с TDI не напутали ?  smile3046.gif проверьте

Это - как на схеме, а там, кажется, правильно.
Костян
Цитата(ANT @ Oct 29 2009, 08:55) *
Это - как на схеме, а там, кажется, правильно.


так кажется или...  1111493779.gif




со схемой понятно, как коммутируете разьем P1 и jtag кабель ? Имеется ввиду относительно пинов TDO , TDI
ANT
Цитата(Костян @ Oct 30 2009, 14:31) *
так кажется или...  1111493779.gif
со схемой понятно, как коммутируете разьем P1 и jtag кабель ? Имеется ввиду относительно пинов TDO , TDI

Просто вставляю кабель от бластера в P1. Какие при этом могут быть варианты?
Костян
Проверьте
TDI(JTAG) > TDO (FPGA)
TDO(JTAG) > TDI (FPGA)
ANT
Цитата(Костян @ Oct 30 2009, 16:01) *
Проверьте
TDI(JTAG) > TDO (FPGA)
TDO(JTAG) > TDI (FPGA)

У меня не так, а 1<>1. Всегда так делал, шилось нормально. Сейчас не поленился сделать переходной кабель, в котором поменял TDI с TDO: не помогатет sad.gif.

Сегодня проверили пайку на рентгене: КЗ не нашли, вид пайки - нормальный. Обратили внимание, что металлический верх у микросхемы - заметно потёртый. Говорят, что у новых микросхем такого не может быть.
ANT
Цитата(bav @ Oct 29 2009, 10:47) *
что подается на выводы VCCPD[1..8]?


Уважаемый bav, вы оказались правы!!!
Купил новую микросхему, запаял - результат тот же самый. Стало ясно, что дело не в микросхеме, не в принципиалке, а в плате.
Прозвонил тестером переходные отверстия на нижнем слое и обнаружил, что нет питания на VCCPD1 и VCCPD8. Бросил питание
проводками, и заработал и JTAG и конфигурация smile.gif .
Прилагаю фрагмент плейна 3,3В в Гербере и Альтиуме, с котрым не справился изготовитель. Видно, слой так протравили,
что образовался островок:
Нажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла

Огромное спасибо всем, принявшим участие в решении моей проблемы a14.gif
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.