Хочу попробовать свои силы.

Есть проект (частично своя разработка). Там используется ПЛИС. По ряду причин остановился на EPM7064SLC44-10. С самим проектом вроде никаких особенностей нет. А вот с разработкой FPGA начались вопросы, который пока не решились чтением мануалов ...

1) Разместил на схеме все банки ПЛИС. Part A - Part H. У всех их один U (U2A-U2H). Развел на них линии и шины.
Запускаю PCB то FPGA визард. Указываю чип. Указываю имя проекта и имя листа. Конфигурационный файл дефолтовый. Создается лист. Но в листе не весь набор сигналов ! Естественно в файле констант части сигналов нет. Почему так?

В файле Constraint и листе схемы прописываю недостающие сигналы ручками. Это правильно? Связь FPGA и PCB будет нормальной?

2) Создал свой файл VHDL с описанием логики. Собственно вся логика в VHDL. На листе - один дистинатор с одноименными номерами выводов. И соеденены меду собой. Пишу простенький симускрипт VHSDST. Ни в какую не хочет работать. В примерах - всё работает. Пишу практически аналогичное у себя - ни одного цикла не проходит. Пример в приложении. Компиляция проходит без ошибок.

1. Скорее всего сигналов нет потому что не все шины/провода именованы;
2. Симуляция проходит на ура - смотрите мой проект.

Гм ... действительно. Сигналов нет из-за особенности нумерации линий DXP . Подписал линии "прямо у ножек" . Подписал сигналы - сигналы в FPGA перенеслись.

С симуляцией буду разбираться. Походу где-то накосячил. Присланный образец отработал безукоризненно.

А как быть с JTAG ногами? Их можно на IO запрограммировать. По походу придется, так как совсем немного не укладываюсь по ногам. Если на них линии развести и поименовать сигналы - "PCB то FPGA" визард их поймет? Или ручками ?

Не советую JTAG ноги под свои нужды использовать - есть шанс больше одного раза не запрограммировать кристалл...

Естественно, если JTAG под свои нужды задействовать то чип шьется только программатором. Простенький БутеБластер уже не катит.