Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Функциональная верификация на системном уровне
Форум разработчиков электроники ELECTRONIX.ru > Cистемный уровень проектирования > Вопросы системного уровня проектирования
phn
Я начал заниматься функциональной верификацией на системном уровне с помощью SystemC Verification Library (SCV) (верификация, основанная на транзакциях) и в связи с этим у меня возникли следующие вопросы:

1) Существуют ли методики верификации на системном уровне:
- процессоров
- памяти
- шин
и других функциональных блоков, которые могут входить в состав СнК, а также методики верификации СнК целиком


2) Существуют ли готовые testbench?

(я знаю, что существуют Verification IP для верификации существующих устройств (PCI, USB, AMBA и т.д.), но что делать в случае разработки своего устройства: писать testbench с нуля или есть некие шаблоны?)


3) Достаточто ли для эффективной верификации библиотеки SCV и компилятора (например, MSVC) или необходимо применение специализированных программных средств (например, Cadence Incisive Unified
Simulator)?


Буду признателен за любую помощь.
Glacier
тема хоть и старая, но у меня сейчас возникли такие же вопросы.
ClockworkOrange
тема может и старая, но реально у нас мало кто этим пользуется( имею в виду TLM)

если у вас проект действительно такой, что без TLM ну никак и критично время моделирования, то попробуйте обратить свой взгляд на
MG Catapult Verification
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.