У меня есть немного нестандартная архитектура. Физически имеется общая tristate шина данных (8бит) и шина адреса (19 бит). На этой шине висят SRAM из которой исполняется программа, хранятся переменные и.т.д и еще подключено устройство. Разделяются устройства сигналами (WR RD) - для SRAM, и (WR RD) - для устройства. Как создать интерфейс в котором будут общие адрес/данные, но стробы чтения и записи разделятся по адресам. Причем интерфейс для SRAM должен видется NIOS как память, а интерфейс устройства - необязательно.
Пока что сделал так: создал интерфейс памяти, размером в 2 раза больше (т.е 20 бит). Линия A19 используется для выбора устройства. Но компилятор считает что все это память и я немогу отследить, когда прога и массивы превышает физический размер ОЗУ. Как быть ?