Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Покритикуйте пожалуйста дизайн
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Kitsok
Добрый день!

Ваяю контроллер ввода-вывода, коий будет подключен к Mega128. Разрабатываю под XC95xx. Помимо этого контроллера, к Меге будет подключена память и Eth на Wiznet W5100.

Топ:


Декодер адреса:


Собственно сам ШИМ-генератор:


Кроме этого, ко всему добавится еще пара 8-битных регистров на ввод и на вывод.

Подскажите пожалуйста новичку, что сделано не так и как можно улучшить.
Заранее спасибо!
Костян
Цитата
Подскажите пожалуйста новичку, что сделано не так и как можно улучшить.

для начала все переводим в hdl описание....
Kitsok
Цитата(Костян @ Nov 25 2009, 14:59) *
для начала все переводим в hdl описание....

Зачем, если не секрет? Я к hdl два подхода делал, оба с limited success. А тут - получается wink.gif
Костян
Цитата(Kitsok @ Nov 25 2009, 10:02) *
Зачем, если не секрет? Я к hdl два подхода делал, оба с limited success. А тут - получается wink.gif

в спорте даже принято делать 3 подхода, а то и пять.... а вы на втором сдались.. лентяша ;-) .

Зачем ? А вы попробуйте сделать что-нибудь сложнее вашего "пара 8-битных регистров на ввод и на вывод." , тот же ethernet еще прикрутить... потом прийдете на форум с пачкой листов А1 и будем искать проблему ? Сами же не разбиретесь, где какая цепь и за что отвечает.... и потом расскажите , как у вас получается в схематике дизайн рисовать.


з.ы это был просто совет ;-) , ничего более
Kitsok
Добрый день!

Мне сложнее не надо wink.gif На текущий момент задача на уровне проектирования решена wink.gif
Вопрос: оптимальным ли образом?
o_khavin
Цитата(Kitsok @ Nov 28 2009, 21:25) *
Добрый день!

Мне сложнее не надо wink.gif На текущий момент задача на уровне проектирования решена wink.gif
Вопрос: оптимальным ли образом?

Ответ - НЕТ. И он не изменится, пока не переедите с схемного варианта на verilog/vhdl. smile.gif
Сколько уже впиталось в мою одежду слёз, пролитых разработчиками, которые нарисовали первый проект в схематике, а потом его немного дорисовали... а потом ещё немного... а потом: crying.gif
dvladim
Цитата(Kitsok @ Nov 28 2009, 21:25) *
Мне сложнее не надо wink.gif На текущий момент задача на уровне проектирования решена wink.gif
Вопрос: оптимальным ли образом?

Это смотря по какому критерию. Если по скорости разработки с учетом вашего уровня, то наверное оптимально. Если по сложности поддержки, то неоптимально (идея схемы не понятна, учите HDL, пишите с комментариями). Если по используемым элементам (сужу по рисункам схемы), то неоптимально. В целевой плис есть защелки, RS триггера? Я так думаю, что нет.
Приведу несколько моментов:
1. address_decoder - комбинационная схема, выход которой идет на гейт латча.
2. гейт LD8 идет с комбинаторики.
3. выход с comp8 идет на RS триггер.
Чем обеспечивается отсутствие иголок на гейтах латчей и входе RS триггера?
Ваша схема вообще работает?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.