Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Выравнивание длины отдельных проводников шины
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Работаем с трассировкой
dimka76
До каких рабочих частот можно не выравнивать длины отдельных проводников шины?
Планирую к ПЛИС подключить ОЗУ (динамическую или статическую пока не решил). Частота обновления данных будет 100 МГц (в будующем возможно до 200 МГц). Надо ли мне задаваться вопросом выравнивания длины или нет?
Builder
Цитата(dimka76 @ Dec 1 2009, 12:21) *
До каких рабочих частот можно не выравнивать длины отдельных проводников шины?
Планирую к ПЛИС подключить ОЗУ (динамическую или статическую пока не решил). Частота обновления данных будет 100 МГц (в будующем возможно до 200 МГц). Надо ли мне задаваться вопросом выравнивания длины или нет?

Я сам точно не знаю, сколько, но если включить рассуждение, то что получим.
В плис Вам нужно будет настраивать каким-то из способов окно.
Так вот разбросы по идее уменьшают это окно. На сколько это критично для Вас, смотрите сами.
Зависит от разброса, насколько там у Вас это сильно. По идее, насколько помню, за нану сигнал
в плате пролетает что-то около 15 см. Посмотрите, какой у Вас запас по окну в ПЛИС, если большой,
то можно и посвободнее сделать длины.
dimka76
Цитата(Builder @ Dec 1 2009, 15:01) *
В плис Вам нужно будет настраивать каким-то из способов окно.


Что вы имеете ввиду под термином "окно" ?
Ant_m
Выравнивать обязательно надо. Иначе работать выше ~50 МГц будет через раз.
А на ПЛИСе я очень сомневаюсь что можно толком выравнять задержки.
Builder
Цитата(dimka76 @ Dec 1 2009, 15:39) *
Что вы имеете ввиду под термином "окно" ?

Спросите у того, кто делает плис, если кратко - промежуток времени, в который можно
защёлкивать данные по клоку, т.к. когда эти данные имеют устоичивое состояние.
Если по шине будет разброс, то это уменшит "окно".

Цитата(Ant_m @ Dec 1 2009, 16:36) *
Выравнивать обязательно надо. Иначе работать выше ~50 МГц будет через раз.
А на ПЛИСе я очень сомневаюсь что можно толком выравнять задержки.

Конечно надо, но если у чела не получается выравнять хоть тресни, но он всё просчитл, по можно рискнуть.
Хотя я-бы конечно лучше выровнял, т.к. просчитать трудно, можно что-то упустить...
В плис можно выравнивать, в разумных пределах конечно. В той-же альтере, если описать что хочешь, например она автоматом подставляет в буферах линии задержки, использует регистры в ножках, если скорости не хватает.
Uree
Цитата(Ant_m @ Dec 1 2009, 17:36) *
Выравнивать обязательно надо. Иначе работать выше ~50 МГц будет через раз.


Да ну? Пройдитесь по картинкам материнок - на скольки из них есть выравнивания на памяти? Максимум на половине. А работает на всех. И там далеко не 50 МГц...
Прикинем для примера: 100Мгц это 10нс периода клока. Если интерфейс не DDR(не важно памяти или чего другого), то данные меняются не чаще этих самых 10нс. Какая-то часть этого временного промежутка и есть тем окном, в течении которого данные уже установились и их можно защелкнуть. Пусть это будет 7нс(это только для примера, на самом деле все зависит от быстродействия драйвера сигнала). Но, чтобы задержать сигнал из шины такой частоты хотя бы на половину окна - 3.5нс - нужно "затянуть" длину одной трассы относительно других чуть больше чем на пол-метра. Сумеете? Вот теперь вопрос - так надо ли выравнивать? Считать нужно вначале, а не писать, что это обязательно...
dimka76
Цитата(Uree @ Dec 1 2009, 18:40) *
Да ну? Пройдитесь по картинкам материнок - на скольки из них есть выравнивания на памяти? Максимум на половине. А работает на всех. И там далеко не 50 МГц...
Прикинем для примера: 100Мгц это 10нс периода клока. Если интерфейс не DDR(не важно памяти или чего другого), то данные меняются не чаще этих самых 10нс. Какая-то часть этого временного промежутка и есть тем окном, в течении которого данные уже установились и их можно защелкнуть. Пусть это будет 7нс(это только для примера, на самом деле все зависит от быстродействия драйвера сигнала). Но, чтобы задержать сигнал из шины такой частоты хотя бы на половину окна - 3.5нс - нужно "затянуть" длину одной трассы относительно других чуть больше чем на пол-метра. Сумеете? Вот теперь вопрос - так надо ли выравнивать? Считать нужно вначале, а не писать, что это обязательно...


Берем модуль памяти для компа на 133 МГц шину и смотрим. И видим, что там чуть ли не все дорожки петляют, хотя можно было бы и на прямую провести.
HardJoker
Цитата(Uree @ Dec 1 2009, 18:40) *
Да ну? Пройдитесь по картинкам материнок - на скольки из них есть выравнивания на памяти? Максимум на половине. А работает на всех. И там далеко не 50 МГц...


Некоторые интеловские чипсеты имеют возможность индивидуальной настройки таймингов по каждой линии внешней шины - то бишь задержка в проводнике особо не критична. Но диапазон подстройки, понятно, не велик.
Ant_m
Цитата(dimka76 @ Dec 2 2009, 08:15) *
Берем модуль памяти для компа на 133 МГц шину и смотрим. И видим, что там чуть ли не все дорожки петляют, хотя можно было бы и на прямую провести.



Еще лучше берем рекомендации интел по трассировке памяти и читаем.

Или например для SRAM http://www.mindspeed.com/web/download/download.jsp?docId=625
читаем стр 4. раздел Conclusions and Recommendations в первом абзаце пишут: All of the Local Memory
PCB traces need to be of similar length (i.e., +/– 10%) with exception to the clock line(s) which
must be equal to the maximum Local Memory PCB trace length.

Осмелюсь предположить что для SDRAM будут аналогичные требования. Так что читаем документацию и равняем проводники.

Вот нашел еще рекомендации по DDR от Freescale, там прямо с картинками. http://www.freescale.com/files/32bit/doc/app_note/AN2582.pdf
Uree
Еще раз - считаем. Далеко не всегда доки отражают реальное состояние вещей. Чаще всего принцип их написания такой - "мы так сделали, у нас так работает, так вам и напишем..."
Ситуация месячной давности - новый проект, новый проц, новый референс на него - куча выравниваний. Проходит несколько дней - следующая версия референса - вся выпрямлено, разницы в работе нет. Причем аппнот о требованиях к РСВ из набора документации убрали, только ссылка в даташите на общий аппнот от этой фирмы. Интерфейс ДДР2-800. А вы мне о СДРАМе рассказываете... Возьмите ГиперЛинкс, помодельте и сами увидите, когда выравнивания реально нужны, а когда производителю скучно и его новый сотрудник хочет проявить служебное рвение и круто показать себя на новой работеsmile.gif
avesat
Цитата(Uree @ Dec 2 2009, 10:07) *
... Возьмите ГиперЛинкс, помодельте и сами увидите, когда выравнивания реально нужны...

Единственный умный совет по теме.
Лучше заморочтесь с согласованием линий, чтобы звона меньше было.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.