нужно сделать MUX recirculation synchronizer на vhdl схема которого ниже.
пока сделал так:
Код
process(Clok)
begin
if Clok='1' and Clok'event then
En0<=EnIN;
En1<=En0;
Data0(0)<=DataIN(0);
Data1(0)<=Data0(0);
if En1='0' then
Data0(0)<=DataIN(0);
else
Data0(0)<=Data1(0);
end if;
end if;
end process;
DataOUT(0)<=Data1(0);
begin
if Clok='1' and Clok'event then
En0<=EnIN;
En1<=En0;
Data0(0)<=DataIN(0);
Data1(0)<=Data0(0);
if En1='0' then
Data0(0)<=DataIN(0);
else
Data0(0)<=Data1(0);
end if;
end if;
end process;
DataOUT(0)<=Data1(0);
в результате синтеза - лишний триггер, портящий всю картину (второй рисунок - с RTL-viever'а Quartus)
хелп плиз !!!