Цитата(ЮВГ @ Feb 25 2010, 16:03)

Не каждый может позволить себе написать тест для Boundary Scan
Это правда. Являющийся самым "антикризисным" из имеющихся, метод периферийного сканирования достаточно дорог для фирм средней руки. Некоторые же, наоборот, имеют все необходимые для этого возможности и не используют их.
Взять хотя бы необходимость обеспечить поддержку для jtag'а в будущем, в надежде на "светлые и богатые" времена, в надежде на появление экономической возможности. Так ведь, нет - как "вешали" целый порт на "землю", так и продолжают делать. Хотя зачастую даже производитель микросхемы рекомендует совсем по-другому дисэйблить тестовый порт.
Цитата(ЮВГ @ Feb 25 2010, 16:03)

Плюс желательно проверить разъемы.
Разъемы прекрасно проверяются в тестах BS. Существуют внешние модули - DIOS. Это по сути дополнение вашей схемы цифровыми входами/выходами, которые можно подключить к разъемам и точно так же, как и всю имеющуюся инфраструктуру, протестировать.
Цитата(ЮВГ @ Feb 25 2010, 16:03)

Плюс не все микросхемы имеют JTAG порт...
Если говорим о методе сканирования, значит, как минимум одно устройство IEEE1149 уже имеется (все-таки подавляющее большинство современных цифровых ИС поддерживают этот стандарт). Для остальных - метод проверки "кластеров". Для большого количества цифровых ИС (более 30000 наименований) у JTAG Technologies существуют готовые цифровые модели, которые вставляются в тест, если нет - зная логику работы, можно составить модель самому. Естественно, каждый случай уникален, что-то в итоге протестировать получится, что-то - нет.
Средство ATPG (автоматическая генерация тестовых программ/паттернов), кстати, показывает тестовое покрытие для каждого проекта. Поэтому до того, как пользоваться BS, всегда можно просчитать выгоду.