Цитата(MALLOY2 @ Feb 5 2010, 22:21)

Попробуйте залить в него программу из примеров, что бы убедиться в том что это не электрическая проблема, ну а потом показывайте, линкер файл, старттап, ну и другие файлы проекта
К сожалению железка на работе и до понедельника я ничего практически сделать не могу. Но... Такое поведение не только в моей проге, но и в любой другой, взятой из примеров. Стартап я использую тот, который в кейле, корректив не вносил.
Сижу сейчас, изучаю доки. Добрался до Errata Sheet. Ну и обнаружил там свою проблему. Вот:
/*
Description of limitation in Rev B and Rev D (limitation does not apply to Rev D
device with date code 618 and later)
When the CPU is fetching instruction from the Flash memory at 96 MHz FMI clock, the flash
memory must be configured to operate at 2 wait states.
When a system reset occurs, the CPU clock control registers remain unchanged and the
FMI clock keeps operating at 96 MHz. However, the Flash Configuration Register is reset by
the system reset from 2 wait states to 1 wait state and the Flash memory is too slow for the
CPU. The source of the system reset is either the external reset or the Watchdog reset.
*/
Казалось бы, да, все ясно, у меня старая ревизия чипа и все должно решиться его заменой. Но не все так просто. Дело в том, что там еще написано: <This is fixed in Rev D devices with date code 618 and later. It is also fixed in STR91xFA series devices.>
Но у меня-то как раз STR912FAW44!!!!!! И такой проблемы быть не должно!
В чем же дело тогда?