Перешел на связку Xilinx ISE 11.4 и ActiveHDL8.2 Sp1.
Создал с использованием fifo_generator_V5_3 корку fifo. Заметил отличие от ранее использованной корки, созданной в fifo_generator_V2_3: список файлов отличается, например, нет *.edn.
Подключил к проекту как делал это и раньше в ActiveHDL 7.1+ISE8.2. Все файлы компилятся, но при указании top_level запускается Elaboration, который выдает ошибку:
# ELBREAD: Elaboration process.
# ELBREAD: Error: The contents of package 'ieee.std_logic_unsigned' referenced in entity 'fifo_generator_v5_3_bhv_preload0' differ from the contents available during the compilation of this entity.
# ELBREAD: Error: Elaboration process completed with errors.
# Design: Error: Elaboration failed
Поэтому не могу задать top level и начать синтез.
Не понятно, что можно с этим сделать, там же все и так просто..
xilinxcorelib имеется, ну, собственно, он потому и упоминает "fifo_generator_v5_3_bhv_preload0"
Есть хозяева такой же связки (ISE11.4+ActiveHDL8.2) ? Может кто опробовать создать проект , состоящий из одного элемента, созданного в fifo_generator v5.3?
Корку генерил для spartan3 ..
Полная версия этой страницы: Xilinx core generator (fifo generator V5.3) и ActiveHDL8.2
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(wladimiru @ Feb 11 2010, 14:05) 
Перешел на связку Xilinx ISE 11.4 и ActiveHDL8.2 Sp1.
Создал с использованием fifo_generator_V5_3 корку fifo. Заметил отличие от ранее использованной корки, созданной в fifo_generator_V2_3: список файлов отличается, например, нет *.edn.
Подключил к проекту как делал это и раньше в ActiveHDL 7.1+ISE8.2. Все файлы компилятся, но при указании top_level запускается Elaboration, который выдает ошибку:
# ELBREAD: Elaboration process.
# ELBREAD: Error: The contents of package 'ieee.std_logic_unsigned' referenced in entity 'fifo_generator_v5_3_bhv_preload0' differ from the contents available during the compilation of this entity.
Создал с использованием fifo_generator_V5_3 корку fifo. Заметил отличие от ранее использованной корки, созданной в fifo_generator_V2_3: список файлов отличается, например, нет *.edn.
Подключил к проекту как делал это и раньше в ActiveHDL 7.1+ISE8.2. Все файлы компилятся, но при указании top_level запускается Elaboration, который выдает ошибку:
# ELBREAD: Elaboration process.
# ELBREAD: Error: The contents of package 'ieee.std_logic_unsigned' referenced in entity 'fifo_generator_v5_3_bhv_preload0' differ from the contents available during the compilation of this entity.
А у вас библиотека xilinxcorelib именно для ActiveHDL8.2 Sp1, если да - то странно, если нет то скачайте с Aldec или можно просто перетранслировать ту что у вас.
Как я понял, надо правлильно ставить ActiveHDL 8.2.
Необходимо ставить только те обновления, которые присутствуют на сайте Aldec.
http://support.aldec.com/UpdateCenter/
Ставим:
1. main ActiveHDL8.2_main_installation.exe
2. Active-HDL8.2Update3.exe
Ставим библиотеки:
XilinxVerilogLibrariesISE11.3forActive-HDL8.2.exe
XilinxVHDLLibrariesISE11.3forActive-HDL8.2.exe
и.т.п
....
Все остальное (типа SP1) НЕ ставим. Т.к. этого нет на тек момент на сайте Aldec. Существование SP1 для ActiveHDL 8.2 на сегодняшнюю дату не афишируется на сайте производителя.
Все замечательно работает.
Необходимо ставить только те обновления, которые присутствуют на сайте Aldec.
http://support.aldec.com/UpdateCenter/
Ставим:
1. main ActiveHDL8.2_main_installation.exe
2. Active-HDL8.2Update3.exe
Ставим библиотеки:
XilinxVerilogLibrariesISE11.3forActive-HDL8.2.exe
XilinxVHDLLibrariesISE11.3forActive-HDL8.2.exe
и.т.п
....
Все остальное (типа SP1) НЕ ставим. Т.к. этого нет на тек момент на сайте Aldec. Существование SP1 для ActiveHDL 8.2 на сегодняшнюю дату не афишируется на сайте производителя.
Все замечательно работает.
Цитата(gosha @ Feb 26 2010, 09:25)
Все остальное (типа SP1) НЕ ставим. Т.к. этого нет на тек момент на сайте Aldec. Существование SP1 для ActiveHDL 8.2 на сегодняшнюю дату не афишируется на сайте производителя.
Все замечательно работает.
Все замечательно работает.
По поводу SP1 вы, на мой взляд, не правы. Похоже они все больше "шифруются" т.е. для всех отдельно его не выкладывают, а только для зарегестрированных пользователей, наверное. С другой стороны посмотрите что предлагают скачать на данный момент в качестве Evaluation -
билд 1986.SP1.35.3497, т.е. уже со встоенной SP1, да и последнии выложенные библиотеки иду предкомпилированные именно под 8.2SP1.
Xilinx Libraries EDK 10.1 SP3 for Active-HDL 8.2sp1
Xilinx Schematic Libraries ISE 10.1 SP3 for Active-HDL 8.2sp1
и т.д.
Цитата(Apast @ Feb 26 2010, 10:03)
По поводу SP1 вы, на мой взляд, не правы. Похоже они все больше "шифруются" т.е. для всех отдельно его не выкладывают, а только для зарегестрированных пользователей, наверное. С другой стороны посмотрите что предлагают скачать на данный момент в качестве Evaluation -
билд 1986.SP1.35.3497, т.е. уже со встоенной SP1, да и последнии выложенные библиотеки иду предкомпилированные именно под 8.2SP1.
Xilinx Libraries EDK 10.1 SP3 for Active-HDL 8.2sp1
Xilinx Schematic Libraries ISE 10.1 SP3 for Active-HDL 8.2sp1
и т.д.
билд 1986.SP1.35.3497, т.е. уже со встоенной SP1, да и последнии выложенные библиотеки иду предкомпилированные именно под 8.2SP1.
Xilinx Libraries EDK 10.1 SP3 for Active-HDL 8.2sp1
Xilinx Schematic Libraries ISE 10.1 SP3 for Active-HDL 8.2sp1
и т.д.
М.б.
Только, imxo, установка того sp1, что на ftp как отдельный файл, губительно сказывается на работе ActiveHDL.
Если скачать с сайта Aldec билд 1986.SP1.35.3497 (а не с ftp), и доставить только update_3 - библиотеки также подцепляются ok?
Также update1 и update2 имеющиеся на ftp, отсутсвуют на сайте Aldec.
Цитата(wladimiru @ Feb 11 2010, 13:05)
Перешел на связку Xilinx ISE 11.4 и ActiveHDL8.2 Sp1.
Создал с использованием fifo_generator_V5_3 корку fifo. Заметил отличие от ранее использованной корки, созданной в fifo_generator_V2_3: список файлов отличается, например, нет *.edn.
Подключил к проекту как делал это и раньше в ActiveHDL 7.1+ISE8.2. Все файлы компилятся, но при указании top_level запускается Elaboration, который выдает ошибку:
# ELBREAD: Elaboration process.
# ELBREAD: Error: The contents of package 'ieee.std_logic_unsigned' referenced in entity 'fifo_generator_v5_3_bhv_preload0' differ from the contents available during the compilation of this entity.
# ELBREAD: Error: Elaboration process completed with errors.
# Design: Error: Elaboration failed
...
Создал с использованием fifo_generator_V5_3 корку fifo. Заметил отличие от ранее использованной корки, созданной в fifo_generator_V2_3: список файлов отличается, например, нет *.edn.
Подключил к проекту как делал это и раньше в ActiveHDL 7.1+ISE8.2. Все файлы компилятся, но при указании top_level запускается Elaboration, который выдает ошибку:
# ELBREAD: Elaboration process.
# ELBREAD: Error: The contents of package 'ieee.std_logic_unsigned' referenced in entity 'fifo_generator_v5_3_bhv_preload0' differ from the contents available during the compilation of this entity.
# ELBREAD: Error: Elaboration process completed with errors.
# Design: Error: Elaboration failed
...
Вопрос решен. Проблема оказалась в библиотеке ieee. При установке ActiveHDL8.2 были, в том числе, установлены библиотеки не под те версии САПРов - сейчас точно уже и не вспомню, ствил САПР между делом, потому и недосмотрел, а установка поверх текущих библиотек уже правильных библиотек, похоже не спасает - может установщик не переписывает существующие файлы... Спасло полное удаление папки.
Цитата(gosha @ Feb 26 2010, 14:35)
Также update1 и update2 имеющиеся на ftp, отсутсвуют на сайте Aldec.
Где-то находил, что в update3 входят первые 2, поэтому их отдельно ставить не требуется. Поставил 3й и всё.
Пожалуйста кинте ссылку на библиотеку XilinxVerilogLibrariesISE11.3forActive-HDL8.2.exe. Только не на сайт альдека. Зарегистрироваться там не получается. Или если можно залейте на мыло.
Цитата(3amec @ Dec 7 2011, 21:04)
Пожалуйста кинте ссылку на библиотеку XilinxVerilogLibrariesISE11.3forActive-HDL8.2.exe. Только не на сайт альдека. Зарегистрироваться там не получается. Или если можно залейте на мыло.
А если установите новую версию ISE или АктивногоХодуля, опять пойдёте с протянутой рукой?Сейчас в моде кстати Ходуль8.3 и АЙС13.3.
Не получается зарегистрироваться и не надо - считай вам повезло, меньше времени потратите на установку ненужного софта.
Юзайте либо совсем чистый ISE, либо ISE с небольшими примочками в виде внешнего текстового редактора (блокнот, PN++, SlickEdit и др. ) и Modelsim для продвинутой симуляции.
Тоже поначалу парился с Альдеком - потом понял, что всё значительно упрощается если его не использовать.
Цитата(VladimirB @ Dec 7 2011, 23:01)
А если установите новую версию ISE или АктивногоХодуля, опять пойдёте с протянутой рукой?Сейчас в моде кстати Ходуль8.3 и АЙС13.3.
Не получается зарегистрироваться и не надо - считай вам повезло, меньше времени потратите на установку ненужного софта.
Юзайте либо совсем чистый ISE, либо ISE с небольшими примочками в виде внешнего текстового редактора (блокнот, PN++, SlickEdit и др. ) и Modelsim для продвинутой симуляции.
Тоже поначалу парился с Альдеком - потом понял, что всё значительно упрощается если его не использовать.
+1
но я альдеком пользовался еще из-за использования синплифая. и от него мне нужен был только запуск имплемента, но как только научился батники писать с большим облегчением альдек бросил
вариант с xflow и по отдельности, которые предлагал уважаемый yes http://electronix.ru/forum/index.php?showt...7&hl=putnik
пример второго варианта с настройками для одного моего проекта в аттаче
зы: не помню чтобы надо было на альдеке регистрироваться для скачивания либов
зызы: на xilinx.com про xflow и остальные инструменты все расписано, настройки под себя можно там посмотреть
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.