есть некоторая схема, перенесенная из MAX2.
мне необходимо посимулировать ее работу на epm240, проект компилируется.
я создал vwf файл, подал на входы необходимые сигналы.
вижу, что происходит на портах output, а вот поглядеть результат на "промежуточных" шинах не знаю как.
вывести с этих шин сигнал через output порт не получается- все ножки ПЛИС заняты и fitter не дает поставить еще один порт на 16бит.
пробовал с virtual pin, но пока не разобрался.

подскажите как поглядеть на сигналы в симуляторе (simulation waveform), у которых нет выхода(входа).

Регистры модно посмотреть в post-compilation (пониже портов втой же вкладке).

Ох навозился в своё время с этим... Перенимайте опыт (пока не перешли на нормальные симуляторы)
Способ "в лоб" - найти нужный сигнал в отсинтезированном проекте и добавить в waveforms. Искать либо просто по иерархии (точно не помню уже - где-то там есть раскрывающееся дерево) , либо через RTL Viewer / TechMap Viewer. Начиная с какой-то свежей версии они поддержвали добавление в waveforms по контекстному меню и даже просто drag-n-drop в окно.
Теперь, самое интересное: часто "результат на "промежуточных" шинах" просмотреть таким образом не удаётся, потому что они оказываются искажены / выброшены в ходе оптимизаций. В этом случае обычно использовался специальный модуль, состоящий из регистра параметризованной разрядности, со входами (тактовый и шина данных), без выхода, и записанным с директивой (* noprune *) (не выбрасывать при синтезе даже при нулевом fan-out); после чего в waveform цепляется содержимое этого регистра.

• Да, значение при этом отстаёт на такт (либо на пол-такта, если работать по спаду)
• Да, это изменяет схему (может сбить времянку)

но, похоже, это единственный способ посмотреть промежуточные сигналы, обойдя оптимизации.

http://quartushelp.altera.com/9.1/master.h...T.oss=synthesis

Пробовал, иногда (правда, ещё на Q 5 дело было) не срабатывало - поэтому и стал ставить регистр (в Q 5 - ещё и с хитростями, там noprune не было). Если в современных версиях это на 100% заработало - хорошо.

спасибо, в лоб как раз и не получилось,попробую.
какие есть нормальные симуляторы? (есть ли такие в qartus || web edition?)

виртуальный пин...
цепляете его к нужному месту... правой кнопкой на нем... Эссайнмент эдитор... там свойство виртуал пин и значение On...

так я и делал, пока фиттер не сказал, что мой проет использован по пинам на 120%.

Пару раз пробовал - работало, но 100% гарантии не дам. 

ModelSim - вероятно, самый массовый, но вполне подходящий даже для весьма больших и сложных проектов; сам использую сецйчас его.
QuestaSim - более продвинутый, как и первый от Mentor Graphics.
NCSim - симулятор от Cadence
VCSim - от Synopsys
Это продукты "большой тройки".
А вообще смотрите Симуляторы (несмотря на название, там и про VHDL / SystemC).
Кроме того, ModelSim поставляется в 2 урезанных и привязанных к вендору ПЛИС версиях - Altera Edition и Xilinx Edition; они снабжены библиотеками элементов соответствующих ПЛИС, несколько урезаны по возможностям, и, естественно, дешевле.

он похоже не принял к сведению указание... бывает, квартусу плохеет и он не размещает виртуальные пины как виртуальные... попробуйте квартус перезапустить и заново назначить свойство... он в отчете компиляции показывает, сколько было использовано виртуальных пинов.

С таким же успехом при отладке проекта можно взять другое семейство под 1000 ног.
Но обычно промежуточных регистров вполне хватает для отладки.