Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: STM32F20X - что-то новое от ST
Форум разработчиков электроники ELECTRONIX.ru > Микроконтроллеры (MCs) > ARM
Maximm
Сегодня копался в последней версии Keil'a 4.10 в "Device Database" и нашел в разделе ST упоминание о новой линейке микроконтроллеров на Cortex M3 - серия STM32F20X. По информации из Кейла чипы очень вкусные: частота ядра 120 МГц, 128 Кб RAM и наконец-то 32-битный таймер

Но на сайте ST, Кейла и просто в гугле не нашел никакого упоминания об этих чипах...
Может кто-нибудь обладет более подробной инфой о них?
Давно уже наклевывалось, что в STM32 надо поднимать частоту, так вот когда ждать эти чипы?
MALLOY2
http://www.mcu-related.com/architectures/3...m3/95-stm32f200
http://www.google.com.ua/url?sa=t&sour...heS4fjldvW0cc5A

В общем реально следует ожидать в 2011
SpiritDance
Цитата(Maximm @ Apr 3 2010, 00:44) *
128 Кб RAM


Неужели таки додумались? Очень интересно.
vallav
То, что написано про ST32 в
http://www.gaw.ru/html.cgi/txt/doc/micros/...x_arh/index.htm
правда?
"В приведенном выше коде выполняется передача 10 слов данных между двумя массивами в статическом ОЗУ: вначале с использованием ПДП,
а затем с использованием только ЦПУ Cortex. В каждом из этих случаев, перед началом передачи запускается таймер и останавливается по
завершении передачи. В данном примера блок ПДП выполняет передачу за 220 циклов, ЦПУ - за 536."

То есть пересылка одного слова память-память через проц 54 такта а по ПДП 22 такта?
И это при одной комманде за такт...
AHTOXA
Врут конечноsmile.gif

Код
int arry_dest[20];
int arry_src[20];

void test()
{
    RCC->APB1ENR |= RCC_APB1ENR_TIM2EN;
    TIM2->CR1 = 0;
    TIM2->CNT = 0;
    TIM2->CR1 = 1;
    for(int index = 0; index <10; index++)
        arry_dest[index] = arry_src[index];
    TIM2->CR1 = 0;
    uart << "10 ints copied in " << TIM2->CNT << "cycles\r\n";
}


У меня вышло 122-124 такта, и это без ПДП.

ЗЫ. Правильный адрес обсуждаемой статьи:
http://www.gaw.ru/html.cgi/txt/doc/micros/...x_arh/4_2_3.htm
vallav
Что, в рекламной статье ошиблись в 5 раз с подсчетом тактов?
И по ПДП будет 4 такта на слово?
sonycman
Цитата(AHTOXA @ Apr 12 2010, 21:30) *
У меня вышло 122-124 такта, и это без ПДП.

А код откуда исполнялся? Из ОЗУ?
AHTOXA
Не, не в 5:)
Я ошибся вдвое, мой результат надо умножить на два, потому что таймер 2 сидит на APB1, а это вдвое медленнее. То есть, 244 такта.

Отчего у них другой результат - не знаю.

ЗЫ. Код исполнялся из флеша.
sonycman
Цитата(AHTOXA @ Apr 12 2010, 22:06) *
ЗЫ. Код исполнялся из флеша.

А сколько wait state'ов у флеша? На какой частоте проц работает?

Переместите код в ОЗУ, для чистоты эксперимента.
zltigo
Цитата(sonycman @ Apr 12 2010, 20:55) *
Переместите код в ОЗУ, для чистоты эксперимента.

Это Вы STM32 код из RAM предлагаете? У него три шины. I-bus имеет доступ только к ROM. Обходной пути загрузки инструкций через S-bus есть, но торомозить должно хорошо.
sonycman
Цитата(AHTOXA @ Apr 12 2010, 22:06) *
Я ошибся вдвое, мой результат надо умножить на два, потому что таймер 2 сидит на APB1, а это вдвое медленнее. То есть, 244 такта.

Таймеры TIM2 - TIM7 у STM32 имеют множитель (от х1 до х2) частоты APB1, поэтому не всё так однозначно.
Если прескалер APB1 имеет значение, отличное от /2, то множитель таймеров будет равен х2.
То есть если частота ядра = 72 МГц, а APB1, соответственно, 36 МГц, таймеры будут тактироваться также 72 мегагерцами.

Цитата(zltigo @ Apr 13 2010, 00:14) *
Это Вы STM32 код из RAM предлагаете? У него три шины. I-bus имеет доступ только к ROM. Обходной пути загрузки инструкций через S-bus есть, но торомозить должно хорошо.

То есть выполнение кода из RAM будет тормознее, чем из флеш?
Хм, всегда считал, что наоборот...

Сейчас протестирую.
zltigo
Цитата(sonycman @ Apr 12 2010, 23:17) *
То есть выполнение кода из RAM будет тормознее, чем из флеш?

Для Cortex-M3 будут дополнительные тормоза. Вопрос в том, что перетянет - ws на Flash, или доступ зигзагом через System-bus.
Цитата
Хм, всегда считал, что наоборот...

Для ARM7 c его нейманом да - за счет обычно более медленной Flash.
Цитата
Сейчас протестирую.

Давайте.
aaarrr
Цитата(zltigo @ Apr 13 2010, 01:28) *
Для Cortex-M3 будут дополнительные тормоза. Вопрос в том, что перетянет - ws на Flash, или доступ зигзагом через System-bus.

Пробовал когда-то - получилось, что исполнение из RAM немного (единицы %%) медленнее.
sonycman
Цитата(aaarrr @ Apr 13 2010, 01:46) *
Пробовал когда-то - получилось, что исполнение из RAM немного (единицы %%) медленнее.

В общем, у меня получилось вот что.

Исполнялся вот этот код:
Код
volatile int arry_dest[20];
volatile int arry_src[20];

TIM2->CR1    =    TIM_CR1_CEN;
for(int index = 0; index <10; index++) arry_dest[index] = arry_src[index];
TIM2->CR1 = 0;
lcd.PrintText("tacts: %u", 0, 0, NO_FLAGS, RGB_BLUE, TIM2->CNT);

после компиляции цикл выглядит так:
Код
;;;47         TIM2->CR1    =    TIM_CR1_CEN;
MOVS     r0,#1
LSLS     r2,r0,#30
STRH     r0,[r2,#0]
;;;48         for(int index = 0; index <10; index++) arry_dest[index] = arry_src[index];
LDR      r1,|L4.56|
MOVS     r0,#0
SUB      r3,r1,#0x50
|L4.16|
LDR      r4,[r1,r0,LSL #2]
STR      r4,[r3,r0,LSL #2]
ADDS     r0,r0,#1
CMP      r0,#0xa
BLT      |L4.16|
;;;49         TIM2->CR1 = 0;
MOVS     r0,#0
STRH     r0,[r2,#0]


STM32F103RET6, ядро на 72 МГц, 2 такта ожидания для флеш:
RAM - 116 тактов
FLASH - 122 такта

ядро на 24 МГц, 0 тактов ожидания флеш:
RAM - 116 тактов
FLASH - 75 тактов

Ну, zltigo как обычно прав, озу проигрывает флехе на малой частоте. На большой - немного выигрывает.
aaarrr
Цитата(sonycman @ Apr 13 2010, 02:04) *
STM32F103RET6, ядро на 72 МГц, 2 такта ожидания для флеш:
RAM - 116 тактов
FLASH - 122 такта

Помнится смотрел на dhrystone - получалось примерно такое же соотношение, но в пользу флеш. Но все равно вывод в общем-то один напрашивается - не стоит класть код туда, где ему не место.
vallav
Значит в статье сильно наврано?
Что то ошибка уж больно большая, да и антиреклама данному процу получается.
А как все таки ситуация с ПДП?

Кстати, про код из ОЗУ в данной статье есть.
Написано - исполняется медленнее, чем код из флеша из за того,
что читать комманды из ОЗУ приходится в обход.
Xenia
На сайте компании появился анонс на STM32F205xx, STM32F207xx.
http://www.st.com/internet/mcu/product/245085.jsp
И даже даташит выложили! (на той же странице):
http://www.st.com/internet/com/TECHNICAL_R.../CD00237391.pdf

Лично меня порадовала работа на внутренней Flash до частоты 120 МГц без дополнительных тактов ожидания. А потолок у этого МК - 150 МГц.

Про новый Roadmap на русском языке можно прочесть здесь:
http://www.ixbt.com/news/all/index.shtml?14/07/30
Danis
Цитата(Xenia @ Dec 1 2010, 04:08) *
И даже даташит выложили! (на той же странице):
Лично меня порадовала работа на внутренней Flash до частоты 120 МГц без дополнительных тактов ожидания. А потолок у этого МК - 150 МГц.


А меня порадовало - 8- to 14-bit parallel camera interface. LCD по прежнему не полноценный, обеспечивается FSMC.
topkin
Внесу своих 5 копеек, наконец то появился акселератор флеша, это радует http://www.eetimes.com/electronics-product...-M3-performance. Единственное вопрос, а как будут ввозиться чипы с встроенным блоком шифрования, с ограничениями или без? ФСБ, таможня...
NicholasR
Немного на русском, кто мало переводит:

http://www.ixbt.com/news/hard/index.shtml?14/07/30

Вот еще новое направление интересное, Cortex-M4:

http://www.nxp.com/#/pip/pip=[pip=LPC4330FET256]|pp=[t=pip,i=LPC4330FET256]
http://www.nxp.com/documents/data_sheet/LPC4350_30_20_10.pdf
topkin
Цитата(NicholasR @ Dec 1 2010, 21:08) *
Немного на русском, кто мало переводит:

http://www.ixbt.com/news/hard/index.shtml?14/07/30

Вот еще новое направление интересное, Cortex-M4:

http://www.nxp.com/#/pip/pip=[pip=LPC4330FET256]|pp=[t=pip,i=LPC4330FET256]
http://www.nxp.com/documents/data_sheet/LPC4350_30_20_10.pdf

Насколько я понял, Cortex - M4 - это тот же самый Cortex - M3 + поддержка операций с плавающей точкой - FPU(floating point unit)
SpiritDance
Цитата(topkin @ Dec 1 2010, 15:07) *
Единственное вопрос, а как будут ввозиться чипы с встроенным блоком шифрования, с ограничениями или без? ФСБ, таможня...


Ограничения на экспорт процессоров с шифрующими блоками - не прихоть кровавых упырей из ФСБ, а инициатива по защите собственных интересов благословенных соединенных штатов. В случае с европейским ST вполне может быть так, что никаких проблем не будет.
dch
Цитата(MALLOY2 @ Apr 3 2010, 08:39) *
В общем реально следует ожидать в 2011

В общемто 2011 год уже был, и не один раз я декларарации за 2010 в налоговую сдавал в уставновленные сроки сдачи их
Dir
Цитата(topkin @ Dec 2 2010, 07:43) *
Насколько я понял, Cortex - M4 - это тот же самый Cortex - M3 + поддержка операций с плавающей точкой - FPU(floating point unit)

... + команды ориентированные на DSP + команды SIMD
а так, в общем то, ничем особым не отличается. Ядро, оно и в Африке ядро wink.gif
Shuuura
Выяснял сроки доставки опытных образцов smt32f207 - от 20 недель. И это только опытные образцы. Серии еще наверняка около года ждать. А за это время уже cortex-m4 явно доступны будут.
gyperios
STM32F2xx появится в образцах в феврале-марте 2011. В массовое производство выйдет в лучшем случае летом 2011.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.