Ээээ, чё-то я затупил.
Назначил вывод на вход, смотрю осциллографом, там "0". Как включить внутренний подтягивающий резистор? LVCMOS-3.3.
Можно ли "подтянуть" вход к "0" без внешнего резистора?

А какой ПЛИС?
Если Xilinx:
http://www.xilinx.com/support/answers/5403.htm

Вах, Altera Cyclone 2, ква 9.1)))

http://www.altera.com/support/devices/io/f...ePullupResistor

Да, только assigment editor напрочь отказывается делать какие-либо назначения пину. Нажимаем "сохранить" и он тупо убирает сделанные назначения

mnl_qsf_reference.pdf
что то типа


update
Просмотрел старый прожект
там фигурировал WEAK_PULL_UP_RESISTOR


или же
ug_low_level.pdf
стр24

Вроде разобрался, спасибо. но Pull-Down можно забыть похоже (хотя и надо ли оно).

Не знаю как сейчас, но когда я надоедал саппорту альтеры по вопросу подтяжек, они мне прямым текстом сказали, что у альтер есть только PullUP и всё.

Подтягивающий, оттягивающий... - это всё хорошо, но (!) все эти прелести жизни (если они конечно поддерживаются конкретными ПЛИС) появляются только после начала загрузки конфигурационной последовательности, а иногда, и после успешной конфигурации. А до этих моментов на ножках ПЛИС может быть что-нибудь непотребное. Поэтому для особо важных цепей приходится использовать внешние подтягивающие резисторы, работающие всегда, вне зависимости от наличий питаний, успешности процесса конфигурации ПЛИС и т.п.

Да, у альтеры так и написано. Однако, мне всего-лишь кнопки надо подключить...