как бы описать подробнее.... есть источник данных - надо по DMA перегнать его в две SDRAM одновременно (не затормаживая ничего)... как бы такое реализовать ?

Пол слова в одну, пол слова в другую. Четные слова в одну, не четные в другую. Две SDRAMины поставить парралельно, увеличив разрядность. Это если две SDRAMины для скорости.

ммм.. неее.. не то... мне копия нужна... тут бы два avalon slave изобразить, но как представить его двум DMA, что они синхронные и никакого арбитража не нужно... что-то не представляю

имхо, тут дело не в DMA, а в том, что контроллеров SDRAM будет 2 на шине висеть - вот и арбитраж появился. тут, наверное, нужно 2-канальный контроллер памяти писать. ну, или тупо вне SOPC`а шину разветвить на 2

Будь проклят тот день, когда я сел за баранку этого пылесоса... а двухпортовые SSRAM мегабайт на 8 в природе бывают ?

Чего сделать-то надо?

одна копия данных - "рабочая" - она сразу же по другой DMA улетает в рабочий чип. Вернее не сразу. А после того как вторая копия будет проверена на ошибки. Юзать сразу 3 DMA на одну SDRAm - завешу по скорости все нафик. Onchip и прочих memory - маловато будет. Вернее "не после того как" а одновременно. Если авария - то аврия, отменяем все. Но пока авария не обнаружена должно лететь как можно быстрее

ИМХО нужен небольшой свой компонент для SOPC.

master <- slave
master

То есть компонент просто (ну как получиться ...) копирующий адрес и команду. Должен также правильно оценивать waitrequest со стороны мастеров.
Потом подключаете его слэйвом к источнику данных, а мастерами к вашим RAM.
Вроде ничего сложного.