Форум разработчиков электроники ELECTRONIX.ru > а как из модуля Verilog получить доступ в SDRAM из SOPC билдера ?

DASM

Apr 23 2010, 06:37

Рисовать MM-Master ? А адреса нужные в Slave регистре этого модуля защелкивать из программы ?

vetal

Apr 23 2010, 07:16

Да. Да.
Старайтесь делать так, чтобы минимальный объем информации был кратен ширине шины памяти с выравниванием.

Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.