Здравствуйте!

Подскажите, пожалуйста, из каких соображений Padstacks для компонентов со штыревыми выводами в Plane слоях должны быть больше, чем Padstacks в других слоях?
Кстати, если этого не соблюдать, то возникает ошибка DRC "Insufficient Clearance on Plane Layer".

Благодарю заранее!

А зачем Вы используете плэйн-слои? В софте от кэйденс они лишь дань прошлому и возможность совместимости со старыми проектами. Сейчас они настоятельно не рекомендуют пользоваться плэйн-слоями.

ЗЫ Речь об инверсных плэйнах естественно.

Вот уж даже и не думал



Почему?



Которые называются PWR, GND (в Layout'е они отображаются незалитыми).

Это моя первая 4-слойная плата.
Ранее были только 1 и 2-слойные.

Какие слои лучше использовать для трассировки цепей питания и почему?
Не могу понять: или плэйн слои или внутренние простые слои использовать...

Если для трассировки использовать не плэйн слои, то на этих слоях надо для каждой из цепей Coper Pour рисовать?
А если цепей предполагается в одном слое несколько (допустим, несколько цепей питания) как скомбинировать правильно полигоны?
Допустим, чтобы внутри одного большого (на всю плату) было несколько маленьких. Или рисовать их так, чтобы они не перекрывались?




Ну и к вопросу если вернуться, то почему всё-таки КП в плэйн слоях должны быть больше, чем КП в обычных слоях?

Эммм... для начала - в чем Вы работаете? Layout или PCB Editor?

OrCAD Layout+ 10.5
PCB Editor видел, но никогда не использовал. Что он может?

Упс... тогда я Вам вряд ли помогу
А эдитор может пожалуй все, что Вы придумаете и плюс еще вагончик чего-нибудь Разве что конструктора не заменит да за пивом не сбегает Хотя есть в экспедишне фичеры, которых в Аллегро напрочь нет.

Дык эдитор это дальнейшее развитие лайаута?
И почему всё-таки не рекомендуется использовать плэйн слои?

off: Никогда не работал в экспедишне, но интересно, что не умеет Аллегро?

Например сгенерить автоматом фанауты выходящие к границе BGA-корпуса. Оно конечно редко нужно, но когда нужно - очень облегчает жизнь, особенно в случае FPGA.
А в общем можно сказать так - в Аллегро есть все, а в экспедишне все+фишки.
Насчет сравнения как оно работает там и тут ничего не скажу.

ЗЫ А! Еще момент, до сих пор не могу понять можно это реализовать или нет - как задать определенный тип переходных для определенного региона в Аллегро? И можно ли вообще?

интересно, нужно посмотреть...

Это можно:
-создаете constraint region;
-создаете физическое правило, в котором указаны виа нужного типа
-созданному региону назначаете физическое правило с нужными виа

Спасибо, попробую.

Вообще то есть.. Route -> Fanout by Pick

Это немного не то. Эта команда генерит только фанауты, в чистом виде - отвод и переходное. А в экспедишне дополнительно к этому на внутреннем/противоположном слое добавляется трасса, выходящая за границу корпуса. А теперь представьте что этот корпус какой-нить BGA-1154 и сколько Вам времени понадобится, чтобы вытянуть из-под него цепи. А если их потом еще и свопить надо... Так что такие фичеры конечно помогают. Зато в остальном, особенно какие-нибудь банальные вещи ну караул как дурацки организованы...

Что-то совсем от темы ушли

Вот ещё вопрос.
На что влияет размер падстака в плэйн слое?
Размер падстака как связан с термальным рельефом?

Хм...
Получается, что размер падстака в плайн слое - это "дырка" в металлизации (для цепи не присоединённой к этому слою!). Типа изоляция.
На термальный рельеф - никак не влияет.

А по поводу выше указанной ошибки следующее.
(Размер падстака в плайн слое) минус (диаметр отверстия) должно быть >= (двойному клирансу трэк-ту-пад).
Тогда ошибки не будет...