Привет ВСем! Собственно вопрос в названии темы))) Влияют ли ограничения заданные в файле *.sdc на последующую разводку соединений в кристалле?
Заранее благодарен.

Конечно влияют, что мешает проверить?

Только на разводку и влияют, насколько я понимаю
И на выдачу результата - удовлетворяет / не удовлетворяет.

Ну почему же. Есть timing-driven и синтез и PaR.

"Переведите"

Синтез и размещение с трассировкой, на которые влияют временные констрейны.

особенно мультициклы и false_path %)

Привел бы кто-нибудь пример, когда синтезатор добавил что-нибудь "лишнее", чтобы удовлетворить условиям, заданным в TimeQuest.

дык приводили же на форуме, когда квартус th вытаскивал за счет задержек

Ссылку бы... Хочу приобщиться к таинству TimeQuest.
Там что, Quartus сунул в цепь lcell?

это же вспоминать надо %), ссылку не помню, но смысл был такой : там был проект из пары триггеров и ква не мог вытащить холды, он укорачивал путь по клоку между триггерами, когда ему сказали оптимизировать холды, он удлинил путь клока на 2нс и легко уложил проект. Причем из логов Таймквеста удлинял он за счет иной разводки, а не вставки лселлов %)

по ключевой фразе нашел