Приветствую всех. Есть кит SP601 на spartan6, на нем есть ethernet. Необходимо обрабатывать данные с ацп и запихивать их в ethernet, предполпожительно UDP пакет(вроде самое простое). На сайте xilinx есть исходники на их reference design, но они на verilog'е, а я только с vhdl дружу. Может кто-нибудь использовал ethernet на этом ките? Просто задача встала очень резко и времени на разбирательство самому очень мало. Заранее спасибо.

именно на таком ките - навряд ли, из-за своей новизны.
В принципе разницы нет на каком языке имеется описание модуля, если имеется описание входных и выходных сигналов для подключения к нему своих блоков и данный модуль работает так как Вам нужно. Тогда можно вставлять и пользоваться как готовым IP модулем. Как вы пользуетесь IP модулями сгенерированных CoreGenerator.

Я так и подумал. Есть кит на Spartan 3E, на нем udp получалось отправлять, но нужно именно на spartan6, а на этом ките совсем другой физический уровень стоит(Marvel 88E1111) с другим интерфейсом связи с fpga.

2 Azatot
а какие интерфесы на Spartan 3E ките и на SP601 ? Подозреваю вам нужно будет сделать что-то типа MII->GMII переходничёк на VHDL чтоб использовать пример от Spartan 3E кита.

Это хорошо, что так можно. Но сначала надо понять что к чему в программе, а для этого надо понимать и язык программы.


Вы абсолютно верно подозреваете! Именно такой и надо!

Может сие вам поможет юзалось для коннекта с BCM5482, фунциклирует

Примеров под Marvel 88E1111 достаточно у хилых , но нужно смотреть референс дизайны для Виртексов.


вообще говоря MAC весьма простое устройство....а написанный под свои нужды он даст макс скорость, тем более судя по задаче она Вам нужна.

Я так понял, что этот апнот описывает преход с GMII на RGMII, который схож с MII(только на удвоенной скорости), а у меня выход в проекте на Spartan 3E уже на MII. Всеравно спасибо, буду думать.

2 Костян
Так у виртексов трипл-мак встроенный (примеры как раз для него видел, хотя может и не все) а у девкитовского спартана6 его нет.

2 Azatot
там идея - как этот RGMII собсно организовывать, а стандарт читать всё равно нужно, хотя бы по диагонали

Вообще скорость нужна,но не обязательна максимальная. Считывание с ацп-это я упростил. На самом деле устройство выполняет функции DDC, а уже с его выхода нужно передавть на PC, а выход не такой уж и скоростной.

Вообще, судя по описанию на Marvel, его можо перевести в режим 100Мбит,тогда и интерфейс будет MII.

Мда, только нормального даташита на него не найти.

вообще говоря для 100Мбит берете любой даташит на подобную микруху и читаете....никакой принципиальной разницы нету.

Чтобы было 100Мбит надо перевести 88e1111 в этот режим, а для этого надо знать как с ней это провернуть.

Для Marvel 88E1111, следует делать так для жесткого перевода в заданный режим сразу без инициализации:
Должны быть соединены в момент перехода RESETn из 0 в 1:
1)
CONFIG[2] = LED_TX ( CONFIG[2]="001"=ANEG[3:1] для 100Mbit mode)
или
CONFIG[2] = VSS ( CONFIG[2]="000"=ANEG[3:1] для 10Mbit mode)

2)
CONFIG[3] = LED_LINK10 (CONFIG[3]="110" => ANEG[0]=1=full-duplex, Enable auto-crossover, Enable 125CLK)
или
CONFIG[3] = LED_RX (CONFIG[3]="010" => ANEG[0]=0=half-duplex, Enable auto-crossover, Enable 125CLK)

А вообще простым этот чип я бы не назвал. Уж очень он универсальный и настроек у него много. Вот только те , что можно задать аппаратно с помощью ножек CONFIG[x]:
CONFIG[0] ---- PHYADR[2]:PHYADR[1]:PHYADR[0]
CONFIG[1] ---- ENA_PAUSE:PHYADR[4]:PHYADR[3]
CONFIG[2] ---- ANEG[3]:ANEG[2]:ANEG[1]
CONFIG[3] ---- ANEG[0]:ENA_XC:DIS_125
CONFIG[4] ---- HMODE[2]:HMODE[1]:HMODE[0]
CONFIG[5] ---- DIS_FC:DIS_SLEEP:HMODE[3]
CONFIG[6] ---- SEL_TWSI:INT_POL:75/50 OHM

А вот карта значений для CONFIG[x]:
-----------------------------------
Pin || CONFIG[x]
-----------------------------------

VDDO 111
LED_LINK10 110
LED_LINK100 101
LED_LINK1000 100
LED_DUPLEX 011
LED_RX 010
LED_TX 001
VSS 000

в атаче расшифровка для HMODE

Привет,
За тройной МАC другие компании просят 20К - маловероятно что Xilinx Verilog бесплатно так.
на SP601 пойдет 10_100_1000 МАC (opencores) + написал отладочый РТЛ verilog,
Поделюсь но есть условия - (не финансовые). Детали по мылу.