Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Возможно ли реализовать на ПЛИС?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Didlas
Здравствуйте!
Задача: Сейчас есть сигнальный процессор, к которому по стандартному параллельному интерфейсу (шина адреса, шина данных, OE, WE, CE) периодически подключается флэш-память для загрузки в него некоторого массива данных, т.е. практически всегда идет чтение из флэш-памяти, редко запись. При этом, естественно, DSP является мастером, он выставляет адрес, OE, WE, CE у него являются выходами, а флэш-память - пассивное устройство, оно только выставляет данные на шину данных и управляющие сигналы для нее (OE, WE, CE) являются ВХОДАМИ.
Так вот, сейчас требуется вместо флэш-памяти к сигнальнику (по параллельному интерфейсу) подключить ПЛИС (в ПЛИС должно быть 2 интерфейса: параллельный и последовательный (типа SPI, I2C) и внутренним ОЗУ, чтобы некоторое внешнее устройство по последовательному интерфейсу скидывало блоки данных в ОЗУ ПЛИС, дергало сигнальник и он уже по параллельному интерфейсу читал блок данных из ОЗУ ПЛИС так, как если бы для него это была внешняя флэш-память.
Короче требуется без изменения ПО и схемотехники платы, где стоит DSP заменить флэш-память на ПЛИС.
Вопрос: можно ли реализовать такое (сэмулировать пассивную флеху) на недорогой ПЛИС??
DmitryR
Можно. Однако:
1. Разумеется, вам придется модифицировать схемотехнику платы: ПЛИС на место флэшки впаять не получится.
2. Разумеется, вам придется модифицировать ПО, чтобы оно читало флэшку строго послед получения прерывания от ПЛИС.
3. Если вы удалите флэшку, где ваш DSP будет хранить код?
blackfin
Можно.
XVR
Какого размера была FLASH память? Если большого, то пожелания 'внутренним ОЗУ' и 'недорогой ПЛИС' могут оказаться несовместимыми sad.gif
Didlas
Цитата(DmitryR @ May 20 2010, 10:09) *
Можно. Однако:
1. Разумеется, вам придется модифицировать схемотехнику платы: ПЛИС на место флэшки впаять не получится.
2. Разумеется, вам придется модифицировать ПО, чтобы оно читало флэшку строго послед получения прерывания от ПЛИС.
3. Если вы удалите флэшку, где ваш DSP будет хранить код?


1. Флешка подключалась извне, т.е. параллельный интерфейс через буферы выведен наружу и эту плис, соответственно, устанавливать на внешней плате надо.
2. уже есть конец, по которому плата с сигнальником понимает, что надо прочитать флешку - конец управлялся человеком, ну сейчас это будет делать внешнее устройство, после того, как закинет данные в ОЗУ ПЛИС.
3. Это флешка для данных только, код хранится в другой флешке.

Цитата(XVR @ May 20 2010, 12:18) *
Какого размера была FLASH память? Если большого, то пожелания 'внутренним ОЗУ' и 'недорогой ПЛИС' могут оказаться несовместимыми sad.gif


Максимальный размер блока данных 10Кбайт, который придется запихивать в ОЗУ ПЛИС.

Есть ПЛИС с ОЗУ такого объема недорогие?


И еще вопрос: данные во флэш-памяти лежали с нулевого адреса. При установке ПЛИС можно ли сделать так, чтобы DSP также читал с нулевого адреса и попадал при этом во внутреннее ОЗУ ПЛИС, где лежат данные, ..короче, без изменения программы в DSP.?
Вобщем ни железо, ни софт в плате с DSP трогать нельзя!

...и вот еще идея, наверно можно в данной задаче обойтись без ПЛИС, поставив двухпортовую (с последовательным и парралельным интерфейсом) ОЗУ, если конечно будет достаточно унравляющих сигналов OE, WE, CE, идущих от платы с сигнальником..))
blackfin
Цитата(Didlas @ May 20 2010, 14:02) *
Максимальный размер блока данных 10Кбайт, который придется запихивать в ОЗУ ПЛИС.

Есть ПЛИС с ОЗУ такого объема недорогие?

Любой из Cyclone II, Cyclone III, Cyclone IV.
DmitryR
Цитата(Didlas @ May 20 2010, 14:02) *
...и вот еще идея, наверно можно в данной задаче обойтись без ПЛИС, поставив двухпортовую (с последовательным и парралельным интерфейсом) ОЗУ, если конечно будет достаточно унравляющих сигналов OE, WE, CE, идущих от платы с сигнальником..))

Я что-то не слышал об ОЗУ, у которых вместо одного порта SPI.
yes
не упомянуто, что FPGA нужно загружать, то есть либо ставить дополнительную память для загрузки (FPGA мастер)
либо загружать из процессора - например по тому же параллельному интерфейсу (FPGA слейв)

с внутренней флашкой есть (если хочется плату с ПЛИС проще)
http://www.latticesemi.com/products/fpga/xp2/index.cfm
http://www.latticesemi.com/products/cpldsp...achxo/index.cfm (тут мало памяти)

или вот
http://www.xilinx.com/products/spartan3a/3an.htm

---------------

если есть тактовые сигналы smile.gif или не уверенны в способности оттрассировать плату я бы не советовал Альтеру - уж больно они капризные/требовательные - чуть что отваливается pll-ка (наблюдал даже на террасиковских фирменных платах)

если важна стоимость Spartan-3E (по любому дешевле аналогичного циклона будет)
http://www.xilinx.com/support/#catlink-cmenu2-15

размеры/минимум компонент Lattice XP2
Neverwint
мужики, я почти ничего не понимаю в Плис, поэтому помогите кто чем можеТ))
у меня задачка ( аналоговый сигнал подается на квадратурный модулятор,
далее квадратуры поступают каждая на свой АЦП , АЦП работает с частотой 1Гц, и на выходе у каждого по 4ре канала,
то есть он выдает 10разрядный код на 250 МГц последовательно,
250+250+250+250,
мне надо подобрать такую плис чтобы (под плис у меня будет представлен комплексный умножитель сумматор ,
на каждый кус приходится 2 умножителя и один сумматор,
) она смола обработать данный код на 250 МгЦ,
какой Плис будет быстрее работать??? как правильно подвести все,
а также в кусе , происходит умножение на коэфициент который воодится непосредственно в самом кусе,
то есть происходит сдвиг фазы,
вот ...
если есть кто понимает что надо сделать дайте знать)))
des00
Цитата(Neverwint @ May 24 2010, 08:02) *
мужики, я почти ничего не понимаю в Плис, поэтому помогите кто чем можеТ))
у меня задачка....

не слабо для человека который не понимает ничего в плис, вы уверены что "по сеньке шапка" ?. По сабжу сделать систему на 250МГц, можно на любой современной плис с триггерной частотой под 350МГц. сыклоны 3/4, стратиксы [1:5], виртексы 4/5, спартаны 3е/6, некоторые латексы и т.д.
FAE_SKV
Цитата(Didlas @ May 20 2010, 09:56) *
Здравствуйте!
Задача: Сейчас есть сигнальный процессор, к которому по стандартному параллельному интерфейсу (шина адреса, шина данных, OE, WE, CE) периодически подключается флэш-память для загрузки в него некоторого массива данных, т.е. практически всегда идет чтение из флэш-памяти, редко запись. При этом, естественно, DSP является мастером, он выставляет адрес, OE, WE, CE у него являются выходами, а флэш-память - пассивное устройство, оно только выставляет данные на шину данных и управляющие сигналы для нее (OE, WE, CE) являются ВХОДАМИ.
Так вот, сейчас требуется вместо флэш-памяти к сигнальнику (по параллельному интерфейсу) подключить ПЛИС (в ПЛИС должно быть 2 интерфейса: параллельный и последовательный (типа SPI, I2C) и внутренним ОЗУ, чтобы некоторое внешнее устройство по последовательному интерфейсу скидывало блоки данных в ОЗУ ПЛИС, дергало сигнальник и он уже по параллельному интерфейсу читал блок данных из ОЗУ ПЛИС так, как если бы для него это была внешняя флэш-память.
Короче требуется без изменения ПО и схемотехники платы, где стоит DSP заменить флэш-память на ПЛИС.
Вопрос: можно ли реализовать такое (сэмулировать пассивную флеху) на недорогой ПЛИС??


Можно реализовать на Flash ПЛИС Актел семейства ProASIC3. Микросхемы не дорогие, сделаны по Flash техологии, т.е. сама матрица является Flash ПЗУ, поэтому не требует загрузки при включении питания и внутри есть блоки двухпортового ОЗУ. Симитировать чтение-запись из Flash ПЗУ не проблема. За полдня можно сварганить.
Neverwint
...ну это понятно , а структурную схему хотябы соединения АЦП (1:4) с Плис , которая бы подошла???? ..
возможно?
des00
Цитата(Neverwint @ May 25 2010, 00:14) *
...ну это понятно , а структурную схему хотябы соединения АЦП (1:4) с Плис , которая бы подошла???? ..
возможно?

да, но если вы хотите что бы за вас ее сделали, то вам в раздел "Предлагаю работу"
FAE_SKV
Цитата(Neverwint @ May 25 2010, 10:14) *
...ну это понятно , а структурную схему хотябы соединения АЦП (1:4) с Плис , которая бы подошла???? ..
возможно?


Какое требуется быстродействие и разрядность АЦП?
Посмотри ПЛИС Актел SmartFusion. Внутри микросхемы процесор Cortex-M1 с периферийными контроллерами,непосредственно матрица и аналоговый блок с АЦП, ЦАП и входными аналоговыми масштабирующими операционными усилителями. Может подойдет.
Neverwint
10 разрядный АЦП, ПЛИс же примерно работает на частоте 400 мгц??? а умножение -сумиирование только на 250???
вот и надо разобраться сколько нужно Плис чтобы обработать последовательный код с ацп по 250 мгц ,
XVR
Цитата
обработать последовательный код с ацп по 250 мгц
Так последовательный или параллельный? Что надо вычислять (формулу напишите)? Я так понимаю, что надо 4 идентичных блока (по 1 шт на каждый АЦП)?
des00
Цитата(XVR @ May 26 2010, 00:45) *
то надо вычислять (формулу напишите)?

Да приемник это, либо 4-х канальный/лучевой, либо повышают частоту дискретизации. Правда до ПЛИС тут еще как до Африки пешком, сначала надо нормальное ТЗ и схемы сделать %)
Neverwint
мужики а скажите , вот в стратиксе 2 где количество втроенных умножителей 18*18 бит/ 9*9 бит, допустим для EP2s180 -384/768
а в сериях стратиксов выше .. в 3м и 4м ... про 9 битные умножители ничего не сказано ... это значит что их переконфигурировать нельзя на 9битные???? .....

последовательный ацп с частотой 1Ггц, последовательно выходят 9разрядные коды по 250 мгц, потому как нужно чтобы плис справилась с данной частотой,
мне бы хотя бы понять сколько нужно умножителей -сумматоров чтобы все получилось ...
квадратурный демодулятор же разбивает аналоговый сигнал на вещественную и мнимую составляющие??
далее каждая поступает на свое АЦП ,
получается с одного ацп выходят последовательно 4 кода по 250 мгц(вещественной)
и с другого ацп выходят 4 по 250 мгц(мнимой) ... далее они поступаю на комплексный умножитель -сумматор -КУС...
а в кусе происходит домножение на коэфициент , вот и надо разобраться как все происходит))
VladimirB
Цитата(Neverwint @ May 26 2010, 19:26) *
мужики а скажите , вот в стратиксе 2 где количество втроенных умножителей 18*18 бит/ 9*9 бит, допустим для EP2s180 -384/768
а в сериях стратиксов выше .. в 3м и 4м ... про 9 битные умножители ничего не сказано ... это значит что их переконфигурировать нельзя на 9битные???? .....

последовательный ацп с частотой 1Ггц, последовательно выходят 9разрядные коды по 250 мгц, потому как нужно чтобы плис справилась с данной частотой,
мне бы хотя бы понять сколько нужно умножителей -сумматоров чтобы все получилось ...
квадратурный демодулятор же разбивает аналоговый сигнал на вещественную и мнимую составляющие??
далее каждая поступает на свое АЦП ,
получается с одного ацп выходят последовательно 4 кода по 250 мгц(вещественной)
и с другого ацп выходят 4 по 250 мгц(мнимой) ... далее они поступаю на комплексный умножитель -сумматор -КУС...
а в кусе происходит домножение на коэфициент , вот и надо разобраться как все происходит))


Вы самое главное забыли сказать - куда данные идут дальше после умножителей? Если они остаются в ПЛИС то делать вообще ничего ненадо smile.gif.

На 4 комплексных умножителя и КУС я думаю вам хватит практически любой ПЛИС способной работать на 250МГц и имеющей более 30 умножителей 18x18 что-нибудь из серий Stratix2,3,4,5 или Virtex4,5,6. А вот на дальнейшую обработку и/или передачу данных по интерфейсу уже может не хватить ресурсов.

P.S. Задача в принципе несложная для людей которые 5-10лет занимаются FPGA и разработкой печатных плат, но новичкам иметь дело с гигагерцовыми АЦП и топовыми ПЛИС не рекомендуется. Так как придётся одновременно осваивать разводку многослойных плат, обеспечение электромагнитной совместимости, реализацию тактового генератора на 1ГГц с джиттером менее 500 фемтосекунд, разводку конкретной ПЛИС с учётом её особенностей, написание и отладку прошивки ПЛИС.
Такой набор задач надо сразу отдавать на АУТСОРСИНГ и не париться.
Neverwint
один ДСП блок что собой представляет??
2 умножителя и сумматор??????
или 4 умножителя и 2 суммтора?
des333
Цитата(Neverwint @ Jun 3 2010, 00:47) *
один ДСП блок что собой представляет??
2 умножителя и сумматор??????
или 4 умножителя и 2 суммтора?

А скачать даташит и посмотреть?
Neverwint
о да как же я не додумался... я наверное просто так спрашиваю
Sergey'F
Цитата(Neverwint @ Jun 3 2010, 19:34) *
о да как же я не додумался... я наверное просто так спрашиваю

Вот табличка из Stratix III handbook.
des333
Цитата(Neverwint @ Jun 3 2010, 19:34) *
о да как же я не додумался... я наверное просто так спрашиваю


Вот и я о том же. Как же это Вы сами не додумались?

Или может просто лень искать? Тогда да, спрашивайте, кому-то точно не лень, вот он и посмотрит, и напишет.

Зачем самому напрягаться...
Neverwint
мои поиски ни к чему хорошему и понятному не привели,,,,, видимо ,поэтому и спросил,,,,,
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.