Полная версия этой страницы: MAX II сколько раз перепрошить можно?
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Сабж. Также как и было, 100 раз и все? Не нашел чего-то.
Цитата(yakub_EZ @ Jun 14 2010, 10:49) 
Спасибо. Вот уроды!
Да, поскольку все плохо, есть вопрос. Можно ли все отладить на ПЛИСине, пиша просто на верилоге, а потом просто взять и перекинуть кусок на CPLD? Понятно что не используя FIFO, PLL итд. В общем для CPLD можно точно также как и для FPGA писать?
По-другому все равно не получится=) Разницы никакой, главное чтобы времянка не подвела. Иногда, правда, CPLD по скорости даже быстрее. Да и в 100 раз при отладке вполне уложиться можно, а по своему опыту скажу, что M-II терпит и гораздо большее количество циклов. Точно какое, правда, не считал.
Можно вообще отладить без железки - на симуляторе (рекомендуется Modelsim). Testbench писать на Verilog'е
Цитата(XVR @ Jun 16 2010, 11:05)
Можно вообще отладить без железки - на симуляторе (рекомендуется Modelsim). Testbench писать на Verilog'е
Для того чтобы тестбенч написать, нужно точно знать как железка работает.
Цитата(Methane @ Jun 16 2010, 12:28)
Для того чтобы тестбенч написать, нужно точно знать как железка работает.
Для того, что бы написать прошивку CPLD, управляющую этой железкой, НЕОБХОДИМО это знать (как она работает)Конечно все на модели не отладишь, но процентов на 80-90% вполне можно
Цитата(XVR @ Jun 16 2010, 12:54)
Для того, что бы написать прошивку CPLD, управляющую этой железкой, НЕОБХОДИМО это знать (как она работает)
Конечно все на модели не отладишь, но процентов на 80-90% вполне можно
Конечно все на модели не отладишь, но процентов на 80-90% вполне можно
Если есть тестбенчи всей периферии, и они заведомо верные, то можно и на 100%.
сколько хочешь. на твой век хватит. я уже второй год с демонстрашкой max ковыряюсь. прошиваю почти каждый день
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.