Вы хотите провести всестороннюю функциональную верификацию вашего HDL-описания, но для этого необходимо
создавать не уступающую по сложности модель верификации. У нас уже накоплена база классов и интерфейсов
(мы используем SystemVerilog и открытую библиотеку верификации VMM) для того, чтобы конструировать любой
тестовый сценарий. Плата разумно соответствует выполняемой работе.

- Верификация логических схем любой сложности.
- Всесторонняя проверка (на выполнение стандартов, на граничные условия, некорректные входные данные).
- Разработанные верификационные среды параметризуются и легко дополняются по вашему желанию.
- Нашим специалистам не требуется знание тестируемого модуля, вы сохраните свою интеллектуальную собственность.
- После выполнения работ, верификационная среда поступает в ваше полное распоряжение. Дополнения к ней
производятся со значительной скидкой.
- В течение 3 месяцев консультации бесплатны.


Пожалуйста помните, симулятор на вашей стороне должен поддерживать стандарт SystemVerilog
(предпочтительно ModelSim или Questa).


С вопросами и предложениями обращайтесь по электронной почте danil.bychkov@gmail.com



Данил Бычков