Цитата(DmitryR @ Jun 23 2010, 15:35)

Ресурсы идут на прослойку между блоком и шиной, к которой он подключен.
прослойка в едк описана своим контроллером памяти, для которого есть свой файл утилизации ресурсов, а корегенератор формирует отдельный брам блок, который не подключен ни к какой шине, и имеет набор сигналов, как у обычного брам16.
о как. оказывается, если памяти до 16килобайт, то независимо от разрядности она потребляет только брам блоки, а больше ещё и логика подключается
интересно с чем это связано.?
Получилось. видимо синтезатор некооректно уже плохо думает, если ему поставить больше 16 к
установил делать из стандартных примитивов 2*8к для конфигурации 64 разряда глубиной 8192
и всё получается если BE не использовать, хотя память в едк с ней работает.
короче косячно(