Никогда ранее не занимался матрицами, но вот есть необходимость.
Нашел Actel AGL030 и смотрю, там в документации есть выводы питания ядра и клок.
Причем, клк от 1,5 до 350МГц. Обьясните, какого ядра, какогьо клк???
Если я на плис соберу обычный триггер, то для его работы мне необходимо собрать еще и генератор и питание ядра обеспечить?

Да. Для одного триггера лучше выберите cpld с меньшими требованиями.

Так а зачем же FPGA синхронизация? Перечитывает данные флешки? А ядро? Там еще и процессор стоит?
Я смотрю, что у CPLD тоже ядро и клк.

Вообще-то без тактирования ни одно более-менее сложное цифровое устройство не работает.
Ядро - не процессорное, а ядро ячеек.
Без питания тоже вряд ли что работать будет.

Не поленился, скачал даташит.
Ну и что за клоки вас так смущают?
Я вот ни одного не вижу, не считая джитагового TCK

FPGA - это сетка продольных и поперечных линий, в узлах которой находятся конфигурируемые переключатели и базовые ячейки.
Есть обычные линии, а есть клоковые.
Клоковые отличаются наибольшим быстродействием.
Можно конечно такты и на обычные I/O пины подать, но тогда не ждите заявленных 350 МГц

Вопрос в другом. Я собираю на FPGA или CPLD обычный D триггер. У него, скажем, 4 фунциональных вывода, включая клк.
Надо ли для работы этого триггера подавать еще и синхронизацию и питание ячейкам? Почему ячейки не хотят питаться от VCC?
Вообще мне нужна миниатюрная прг лог матрица на 16 функциональных выводов 3,3В и размером не более 6х6х1мм.
Если кроме этих габаритов, прийдется ставить еще и стабилизаторы и генераторы, то лучше будет собрать на псевдологике.

Почему не хотят? С чего вы это взяли?

Внутренняя структура ПЛИС питается одним напряжением, обычно низким. С целью обеспечения высокого быстродействия. Определяется технологией изготовления кристалла.
Периферийные порты питаются другим напряжением, чтобы быть совместимыми по уровням со стандартной логикой.
Так сейчас и в процессорах делается.
Для триггера тактовая частота нужна? Нужна! Вот ее и надо подать. Другой частоты не нужно. И, поскольку триггер там в каждом логическом элементе, каждому и нужно подать тактовую частоту.

Значить я могу подать на ячейки 3.3В. Или для каждой ПЛИС по разному?

Безусловно, можете подать.
Но будет ли после этого работать ваша ПЛИС написано в её даташите.

А чем тогда ATF22V10C или что-то подобное не устраивает? А FPGA для такой задачи - это атомной бомбой по воробьям

ATF22V10C - отличное девайсо, но у Атмела проблемы с корпусами. Очень большие.
Хотя TSSOP24 можно впихнуть. Спасибо!

проектирование на плис это проектирование цифровой схемы. нет разницы на рассыпухе, на вентиляъ или на более больших кубиках типа регистров и счётчиков. начинать надо с этого, а не с фпга.

Ну, смотря солько их, воробьёв-то этих...
Или попугаев

именно - некоторые вместо микросхем логики пик контроллеры припаивают малоногие

А чем вы эти Atmel-ки программируете?

CLK 350 МГц это максимальная частота клока, при котором эта микросхема будет работать. А если у Вас схема асинхронна, то совсем не обязательно этот клок туда подавать. Например, если у Вас RS асинхронные триггеры, или простая логика, то забудьте про этот тактовый вход, который скорее всего можно использовать как обычный IO (не знаком с этим кристаллом)

Программатором (Phyton ChipProg+, например). Насчет того,можно ли их программировать "на коленке" - не знаю.

Phyton ChipProg+ стоит 5000грн (625$). Офигеть. Лучше на коленке. Кто, что знает о коленках?

Если для Actel, то можно купить кит AGL-ICICLE-KIT. За 150$ + доставка будет плата для прототипирования на Actel Igloo и программатор LCPS.