В процессе работы над проектом возникли следующие вопросы. Очень прошу помочь! Заранее говорю Большое Спасибо ответившим!
1) Кто-нибудь использовал CIC-фильтры? Сначала хотел реализовать их на IP-ядрах, но при моделировании Матлаб рассчитал количество каскадов 12, а ядро в ISE12 позволяет максимум 6. Как быть? И тут же сразу подвопрос: кто-нибудь писал их руками, на VHDL? Если не сложно, то прошу скинуть пример.
2) Также про фильтрацию. Для получения требуемого затухания, коэффициенты КИХ-фильтра получаются 24-х разрядные. Можно ли их беспрепятственно загонять в IP-ядро FIR-фильтра? Раньше использовал максимум 16. Есть-ли какие-нибудь особенности?
Полная версия этой страницы: Вопрос по фильтрации с помощью IP cores
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
Цитата(maxics @ Aug 3 2010, 00:42) 
1) Кто-нибудь использовал CIC-фильтры? Сначала хотел реализовать их на IP-ядрах, но при моделировании Матлаб рассчитал количество каскадов 12, а ядро в ISE12 позволяет максимум 6. Как быть? И тут же сразу подвопрос: кто-нибудь писал их руками, на VHDL? Если не сложно, то прошу скинуть пример.
руками цик фильтр пишется минут за 10ть, на comb звено минуты 2, на интегратор минуты 2 и состыковать минут 5 %)
По второму вопросу проблем никаких, кроме ресурса и тактовой, но тут от реализации зависит.
кстати тема массово обсуждалась, пройдитесь поиском по форуму
Цитата(maxics @ Aug 3 2010, 08:42)
В процессе работы над проектом возникли следующие вопросы. Очень прошу помочь! Заранее говорю Большое Спасибо ответившим!
1) Кто-нибудь использовал CIC-фильтры? Сначала хотел реализовать их на IP-ядрах, но при моделировании Матлаб рассчитал количество каскадов 12, а ядро в ISE12 позволяет максимум 6. Как быть? И тут же сразу подвопрос: кто-нибудь писал их руками, на VHDL? Если не сложно, то прошу скинуть пример.
2) Также про фильтрацию. Для получения требуемого затухания, коэффициенты КИХ-фильтра получаются 24-х разрядные. Можно ли их беспрепятственно загонять в IP-ядро FIR-фильтра? Раньше использовал максимум 16. Есть-ли какие-нибудь особенности?
1) Кто-нибудь использовал CIC-фильтры? Сначала хотел реализовать их на IP-ядрах, но при моделировании Матлаб рассчитал количество каскадов 12, а ядро в ISE12 позволяет максимум 6. Как быть? И тут же сразу подвопрос: кто-нибудь писал их руками, на VHDL? Если не сложно, то прошу скинуть пример.
2) Также про фильтрацию. Для получения требуемого затухания, коэффициенты КИХ-фильтра получаются 24-х разрядные. Можно ли их беспрепятственно загонять в IP-ядро FIR-фильтра? Раньше использовал максимум 16. Есть-ли какие-нибудь особенности?
Тут Вы можете найти пример реализации КИХ фильтра на VHDL
Цитата(maxics @ Aug 3 2010, 09:42)
1) Кто-нибудь использовал CIC-фильтры? Сначала хотел реализовать их на IP-ядрах, но при моделировании Матлаб рассчитал количество каскадов 12, а ядро в ISE12 позволяет максимум 6. Как быть? И тут же сразу подвопрос: кто-нибудь писал их руками, на VHDL? Если не сложно, то прошу скинуть пример.
Тут может быть затык с разрядностью каскадов. Чем больше интеграторов, тем больше усиление фильтра. Если CIC - интерполирующий, то может стать совсем плохо, поскольку в нем, в отличие от децимирующего младшие разряды отбрасыть нельзя. При 12 каскадах усиление может стать достаточно большим, и для представляения данных потребуется большая разрядность; на высоких тактовых частотах это может создать проблемы с практческой реализацией. Возможно более эффективно будет использовать комбинацию CIC и FIR, тем более что возможно Вам потребуется компенсировать спад АЧХ CIC в полосе пропускания.
Цитата(maxics @ Aug 3 2010, 09:42)
В процессе работы над проектом возникли следующие вопросы. Очень прошу помочь! Заранее говорю Большое Спасибо ответившим!
1) Кто-нибудь использовал CIC-фильтры? Сначала хотел реализовать их на IP-ядрах, но при моделировании Матлаб рассчитал количество каскадов 12, а ядро в ISE12 позволяет максимум 6. Как быть? И тут же сразу подвопрос: кто-нибудь писал их руками, на VHDL? Если не сложно, то прошу скинуть пример.
1) Кто-нибудь использовал CIC-фильтры? Сначала хотел реализовать их на IP-ядрах, но при моделировании Матлаб рассчитал количество каскадов 12, а ядро в ISE12 позволяет максимум 6. Как быть? И тут же сразу подвопрос: кто-нибудь писал их руками, на VHDL? Если не сложно, то прошу скинуть пример.
В матлабе можно сгенерить HDL рассчитанного CIC фильтра и вставить в проект - даже писать руками ничего не надо, достаточно кнопочку нажать. Проблема может быть только в большой разрядности сумматоров и соответственно низкой тактовой.
Вот тут
http://kanyevsky.kpi.ua/Studentam/labexercise%203.pdf
есть в виде лабораторной работы на VHDL
Если такие коэффициенты, то в КИХ-фильтре или сильное затухание на очень конкретных узких частотах, или коэффициентов фильтра до тысячи.
В принципе, можно и на 24-разрядные множить, если входной сигнал не более чем 18-разрядный - умножители 18х24, напр. в Virtex5 позволяют.
http://kanyevsky.kpi.ua/Studentam/labexercise%203.pdf
есть в виде лабораторной работы на VHDL
Цитата
Также про фильтрацию. Для получения требуемого затухания, коэффициенты КИХ-фильтра получаются 24-х разрядные. Можно ли их беспрепятственно загонять в IP-ядро FIR-фильтра? Раньше использовал максимум 16. Есть-ли какие-нибудь особенности?
Если такие коэффициенты, то в КИХ-фильтре или сильное затухание на очень конкретных узких частотах, или коэффициентов фильтра до тысячи.
В принципе, можно и на 24-разрядные множить, если входной сигнал не более чем 18-разрядный - умножители 18х24, напр. в Virtex5 позволяют.
Тема перемещена в более подходящее место
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.