Хочу попробовать руками развести ПП с выравниванием длин дорожек. Как это делается в P-CADe? Где бы почитать про это?

Вай ... Я в 2001 выравнивал. Тот ещё был секс. Автоматизации никакой. Рисовал змейку прямоугольную, потом сглаживал арками вручную. В выпадающем меню можно было в свойствах цепи посмотреть длину цепи, длину оттрассированной цепи. Но был один подвох. Если одна трасса лежит на другой трассе, то он считает их суммарную длину . И кроме всего поганого, он вроде не учитывает длину арок ... только линий при расчетах. Жесть вобщем. Но DDR работала на 125 МГц ....

В 2002 и 2004 пикаде в этом плане вроде ничё не поменялось. 2006 не видел. Т.е. у меня сохранилось ощущение невозможности там таких изысков, только ручками.

А чем тогда современные разработчики DDR2 таскают? В Альтиуме можно, но чререз кастыли. Думал, мож пикад уже готов к ддр2.

В AD далеко не через кастыли. Задаете правило на группу цепей, чтобы у них длина была одинаковая. И поехали. P,T затем Shift+G и там где вам охото сделать змейку Shift+A. Параметры змеи, в частности метод сглаживания выбирается через Tab (арки, углы арками или под 45), параметры змейки кнопки: 1, 2, 3, 4, <, >. Шаги вариаций опять таки задаются в окне посредством Tab.

Меня это после PCAD-2001 очень устроило . Жалко только то что AD не может оценить длину сегмента ... Т.е. он показывает всю длину трассы. На этот счет у меня были соображения ... Сделать маленький компонент в виде кусочка трассы. Тогда бы можно было задать правила на всё ... Но это уже извращения .... Возможно надо просто порыться в его правилах и сгенерировать его ...

Я не знаю как это сделано в менторе или каденсе, но думаю что лучше чем в AD.

ну чтоб обойти это "жалко" нужен кастыль. Меня как раз в АД не устраивает что нельзя вывравнять сегмент цепи. Я извратился через тайнет. Но опятьже от микросхемы до тайнета длинну цепи можно посмотреть, а от микросхемы до микросхемы - никак.

Автоматически в PCAD не получится, но некоторая помощь для ручного выравнивания есть:
- цепи подлежащие выравниванию включаете в группу "Net Class" (Option->Net Classes)
- открываете окошко View->Design Manager
- выбираете нужный класс в этом окошке
- наблюдаете список цепей с уже оттрасированными длинами

Ну и, надо заметить, что тупое выравнивание не панацея - на трассах может быть разное количество переходных, отрезки в разных слоях (скорость распространения сигнала разная) и прочее, поэтому за очень большой точностью выравнивания гнаться не стоит, и финальное моделирование обязательно

Что такое финальное моделирование?

Проверка Signal Integrity после того как трассировка платы полностью закончена. Например в HyperLynx - там есть импорт из PCAD-а. Можно попробовать и родные SI средства PCAD, но они слабенькие.