Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Cyclone III ddio_out (DDR)
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
tema-electric
Вопрос. В ячейках ввода вывода IOE находятся DDR регистры. Стандартно они занимаются применением компонента altddio_out в Quartus. Все мои попытки упаковки таких же DDR регистров, описанных на VHDL, в ячейку ввода вывода не увенчались успехом. Фиттер разбрасывает их по кристалу но не пихает в ячейку ввода вывода. Назначал на эти регистры правила Fast_output_register и Fast_output_enable_register. Фиттер их игнорирует. Есть предположение, что они только для одиночных регистров, не DDR.

Можно как-то в assignment editor указать на упаковку в ddr или нет? Хочется код универсальный ...
des00
Цитата(tema-electric @ Aug 12 2010, 17:45) *
Можно как-то в assignment editor указать на упаковку в ddr или нет? Хочется код универсальный ...

Нет. Чрезмерная универсальность зло. Используйте макросы.
one_man_show
Тема перенесена в более подходящее место
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.