Добрый день.


Quartus 9.0 sp1.
Modelsim 6.4a ( тот что поставляется вместе с квартусом ).

Сгенерил мегавизардом DDR2 SDRAM High perfomance controler. Попробовал запустить его в моделсиме.
Использовал для симуляции сгенеренные визардом *vho файлы и тестбенч. Также визард сделал какую- то
универсально-абстрактную модель DDR2 памяти. Вот эта память почему-то и не работает в нее пишется,
но ничего из нее не читается, такая вот read-only память. У кого-нибудь эта память работала?

Вообще хотелось бы найти что-то вроде инструкции по моделированию памяти.

Рисую схему, раскладываю печать - теперь надо проверить не ошибся ли я где-то.

Для этого: собираю системку в SOPC Builder, состоящую из контроллера памяти и мастера "выводами наружу".
К выводам памяти подключаю модель памяти, а на выводы мастера "рисую" воздействия. С SDRAM памятью более-менее все работает в моделсиме.
Но когда беру DDR2, то даже не знаю где взять модель для нее. Подозреваю, что я просто не знаю правильно методики моделирования работы памяти. Где это написано?

Вообще у производителей DDR памяти должна быть модель на верилоге или чем-нибудь подобном.
А модель памяти у Вас какая? Та что алтеровский мегавизард делает ?

Для SDRAM-ки я брал верилоговскую модель непосредственно с сайта производителя (микрон, самсунг, причем первый лучше). А вот на планку SO-DIMM DDR2 (вах, совсем забыл сказать, что речь идет о планке памяти как в ноутах) я модели не нахожу даже у микрона.

Это модель дискретной DDR2 плюс несколько резисторов, схема приведена в даташите.

Т.е., например, вот эта модель:
http://www.micron.com/products/ProductDeta...47H128M16HG-37E
вполне подходит?

Теперь вопрос в том, как грамотно написать тестовый модуль, есть примеры?

Там же имеется и тестбенч, но я что-то не вкуриваю как им воспользоваться.

Я предполагал так:
пишу топовый модуль у которого две группы портов - для DDR2 памяти и внешнего интерфейса (в моем случае авалон-мастер).
Далее пишу тестбенч, где подключаю топовый модуль. К портам памяти подключаю модель памяти, а на порты интерфеса "рисую" тестовое воздействие.

Иными словами нужен тестбенч еще и для DDR2 High performance controller. Где можно посмотреть что-то такое?

Повторюсь: надо взять документацию на SODIMM и использовать модель тех чипов, которые там установлены.


Если у вас авалон-мастер, то тестовое воздействие вы туда наверное не пририсуете.


С какой целью? У него простой интерфейс, а в его работоспособности сомневаться не приходится.

Да, спасибо, разобрался.


C SDRAM памятью я так и сделал, все моделируется.


Т.е., т.к. в работоспособности альтеровского контроллера памяти сомневаться не приходится, то имеет смысл проверить лишь работоспособность памяти, подключенной к конкретным пинам?

Если вы хотите проверить работоспособность уже в железе - напишите на NIOS программку, которая после ресета ее протестирует. Это полезно во время отладки и частых перекомпиляций проекта, мало ли там контроллер плохо разложился.

А в моделсиме это возможно? В готовом железе так и делаю.

Возможно. Модель контроллера генерируется коркой, модель памяти есть, соединяете и запускаете.

Ладно, почитаю, может это окажется не так уж сложно...

Но вернемся, для начала, к моделированию работы памяти, подключенной к ПЛИС, без всяких процессоров. Какие волшебные манипуляции с моделсимом нужно совершить, есть примеры? А то что-то не вкуриваю в каком направлении двигать... В комплекте с моделью микроновской памяти есть какой-то тестбенч, но у меня не получилось запустить это в моделсиме...