Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Выбор частоты по частоте импульсов
Форум разработчиков электроники ELECTRONIX.ru > Аналоговая и цифровая техника, прикладная электроника > Цифровые схемы, высокоскоростные ЦС
Mark_T
Доброго всем времени суток! Недавно столкнулся с такой задачей: есть пачка примерно из 40 импульсов с интервалами между ними по 2мкс. Требуется сделать устройство позволяющее производить произвольную задержку этой пачки на интервал кратный 2мкс, максиму 100-500 мкс ( в зависимости от сложности устройства). Сам я в схемотехнике новичок, и хотелось бы знать, можно ли это сделать на микроконтроллере или нужно что то попроизводительней. Заранее благодарен за любые советы.
VCO
Не-е-е, ну хотя задача поставлена не совсем внятно, я всё равно поставил бы эдак Spartan 2-4, или какой-нить Virtex (какой не жалко) и сделал бы автомат с использованием опций встроенного частотомера (для измерения временных характеристик импульсов и задержки) и небольшой FIFO (для накопления импульсов и их временных характеристик) и использовал бы его, как хотел.
С микроконтроллером всё гораздо муторнее, ненадёжнее и неточнее!
MaslovVG
Если длительность импульсов тоже 1мксек. То на мой взгляд проще всего регистр сдвига с отводами. (Частота тактирования и длина регистра определяются необходимой дискретностью воспроизведения длительностей импульсов и пауз.)
VCO
Ещё можно подумать о программируемых цифровых линиях задержки. Обычно это максимум сотни наносекунд, но раньше встречал и десятки микросекунд, сейчас пока не нашёл. Ну разве что вот этот генератор приспособить:Нажмите для просмотра прикрепленного файла
Mark_T
Долго отсутствовал ) Вопрос такой у меня, теперь. Прикинул на вскидку что если частота тактирования напрмер 1мгц, а задержать нужно на 100 микросекунд то ОЗУ у мк должна быть минимум 100 байт (считываю я с одной ножки, можно ли благодаря этому сократить в 8 раз объем ОЗУ?), а если частота тактирования выше в 10 раз то и объем ОЗУ должен возрасти соответственно? Или действительно все сделать на Spartan ( есть отладочник нужно определиться с выбором) и если так то сколько займет его изучение с нуля если заниматься только этой проблемой. Голова вроде на месте ) поэтому прошу среднестатистический показатель )). Заранее спасибо

YIG спасибо за ссылку на генератор. Пригодится точно.
Krys
Цитата(Mark_T @ Oct 27 2010, 22:01) *
сколько займет его изучение с нуля если заниматься только этой проблемой
Смотря что с нуля. Хилинх с нуля или хилинх и верилог вместе? Я перешёл с альтеры на хилинх примерно за 2 недели. А если к этому прибавить ещё и изучение какого-либо языка описания - то не знаю, на сколько это может растянуться... Ещё не менее 2х недель. При наличии подсказчиков, которые могут прямо носом тыкать и тянуть на верёвке по нужному пути - то сроки можно сократить раза в 2.
VCO
Цитата(Krys @ Nov 2 2010, 14:52) *
Смотря что с нуля. Хилинх с нуля или хилинх и верилог вместе?

Да на фига тут Verilog, схематика Xilinx ISE выше крыши хватит! Дешёвых книжек Тарасова много, есть полезный сайт: FPGACPLD , ну и Electronix само-собой!
Krys
Цитата(YIG @ Nov 2 2010, 22:18) *
Да на фига тут Verilog, схематика Xilinx ISE выше крыши хватит
. Если речь об альтере - то я бы согласился, что хватит и схематика. А для хилинх схематик совершенно не годится. Как где-то в этом форуме писалось "хилих делает всё для продвижения языков описания аппаратуры. в-основном, никуда негодный схемный редактор". Буквально на днях коллега решил верхний уровень в схематике оформить. Долго матерился. При том товарисч опытный и проверенный. Просто баги и глюки наблюдались.
VCO
Цитата(Krys @ Nov 9 2010, 08:04) *
Как где-то в этом форуме писалось "хилих делает всё для продвижения языков описания аппаратуры. в-основном, никуда негодный схемный редактор". Буквально на днях коллега решил верхний уровень в схематике оформить. Долго матерился. При том товарисч опытный и проверенный. Просто баги и глюки наблюдались.

Не могу не согласиться, что "схематик" у ISE до сих пор лажовый, но работать в нём можно, правда в отсутствии по близости воспитанных женщин и интеллигентов. smile.gif Но есть ещё Xilinx Foundation, там "схематик" много лучше.
_pv
Цитата(Mark_T @ Oct 15 2010, 01:30) *
Доброго всем времени суток! Недавно столкнулся с такой задачей: есть пачка примерно из 40 импульсов с интервалами между ними по 2мкс. Требуется сделать устройство позволяющее производить произвольную задержку этой пачки на интервал кратный 2мкс, максиму 100-500 мкс ( в зависимости от сложности устройства).

какая все-таки длинна импульсов? 1мкс?
и с какой точностью надо воспроизвести задержанные импульсы?
если дисктерность времени в 50нс устаривает то и avr на 20МГц справится.
тем более что исходная и задержанная пачки импульсов не пересекаются.
зарядить сначала таймер на отлов импульсов через Input Capture. 20 тактов вполне хватит чтобы опросить флаг захвата и переложить данные из ICR в память.
а потом так же в обратном порядке в режиме Output Compare выдать наружу.
ну или можно взять MSP430, он вообще может через DMA результаты захвата и данные для output compare пересылать.

и если количество импульсов и их длительность/период не меняются то достаточно только первый фронт поймать а потом сгенерить то что надо после необходимой задержки.
st232bd
Микроконтроллер с двумя SPI, одним читаем, пишем в циркулярный буфер, в другой SPI из буфера циркулярно читаем.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.