Господа, как узнать, какого стандарта (LVTTL or LVCMOS) выходы у EPCS-ки?

Из даташита вестимо!

http://www.altera.com/literature/hb/cfg/cyc_c51014.pdf

А вы с какой целью интересуетесь? Вам шашечки или ехать? То есть вам надо конкретное название или уровни вполне себе подойдут?

Сразу оговорюсь - конкретного названия там нет.
Но микросхема будет работать как на КМОП так и на TTL.

Дело в том, что питание банков IO у меня на Циклоне 3 2,5 V, а конфигурация идет от EPCS 4 - уровень 3,3 V. Согласно AN 447 от Altera нужно между этими двумя девайсами ставить терминаторы (чтоб не спалить Циклон 3, когда произойдет Overshoot). Но возможно и без терминатора, только если ток от EPCS не будет превышать 30 mA для LVTTL и 8 mA для LVCMOS. А из даташита EPCS max ток равен 15 мА. вот я и ломаю голову. честно говоря не мойму, в чем разница в данном случае. наскока мне известно, для lvttl выходное напряжение = 2,4 а для lvcmos = Vcc-0,1. так к кому из них тогда епцс относица?

Вообще говоря, что такое выходной ток логической микросхемы, не мог бы кто нибуд мне объяснить? Собссно, как узнать какой ток будет жрать Циклон 3 от EPCS?

Voh = VCC – 0.2.
Что видимо все таки ближе к LVCMOS.

DC output current per pin -25 to 25 mA. - хотя это как-то странно с учетом того, что суммарный ток на микросхему не более 15мА.

В общем я бы не советовал напрямую подключать. Резистор бы воткнул. ом на сто. Получили бы максимальный ток: (3,3 - 2.5)/100 = 8мА.
Только надо проследить, чтобы у вас источник на 2,5 вольта не кушал это обратный ток. Как вариант - слегка его подгрузить.

В общем как-то так.

Как правило выходной ток - это максимальный ток, который пойдет по этой ноге. То есть если выдать на ногу 0 и закоротить её на питалово то пойдет примерно вот такой ток.

но входное сопротивление у Циклона не 0, а намного больше, от него же тоже зависит какой ток пойдет? так что в принципе зачем 100 ом вешать...


ну это Absolute Maximum Rating, по идее ни о чем не говорит. там есть параметр 3.3-V mode high-level TTL output
voltage = 2,4 V при IOH = –4 mA и 3.3-V mode high-level CMOS output voltage при IOH = –0.1 mA. хотя тоже непонятно как это использовать

По сути волноваться надо только из-за выхода данных от EPCS, т.е. одной линии (Serial Data Out).
Остальные логические лапы EPCSа - всегда входы.
Т.к. ни в процессе работы ни в процессе программирования смены направлений линий нет, можно к выходу EPCS (SDO) приладить резистивный делитель, а с выхода делителя подать сигнал на сцыклон.

ну это то понятно впринципе, тока вот проблема в том что разработчик платы (то есть я), подал на пины MSEL
010, что означает режим конфигурации Active serial 3,3 V. и я боюсь что теперича тока 3,3 подавать можно с EPCSки

Лёгким движением паяльника (удаляем резистор на землю) резистивный делитель превращается, превращается.... в последовательно вставленный в линию резистор.

ну допустим, но объясните плиз, какой ток все таки пойдет от ЕПЦС к циклону и как его узнать, ведь по идее его входное сопротивление велико. просто интересно, а резюк конечно можно повесить
ведь если Циклон сделан по КМОП технологии , то его входное сопротивление должно быть порядка сотен мегаом, тогда какой смысл 100 ом вешать?я просто малость не в теме

Насколько я понимаю, входное сопротивление рассчитано таки на напряжение в пределах 0-2,5. Если напряжение выше, то включаются другие механизмы. Скорее всего в ПЛИСе есть ограничивающий диод на питание. Там уже нет КМОПовского входного сопротивления. А есть открытый диод (который при нормальном напряжении на входе - закрыт). Соответственно и токи совсем другие будут.

http://www.vishay.com/docs/70603/70603.pdf

Вот вам на почитать.
В частности:


Не сильно разбираясь в EPCS (не работал) - а еще можно ножки мс поднять и MSEL переназначить как надо (вопрос в том, что легче сделать).

диода как раз нету, именно на конфигурационных пинах

в даташите на EPCS говорится что max ток потребления 15 мА. наверное ток на выходном пине физически не способен превысить эту величину, или я не прав?

Если у вас есть схема конфигурационной ноги Altera - выкладывайте будем думать.
Если нет - то все наши измышления будут не более чем демагогией.

Теоретически, тот диод о котором вы говорите - может быть ОТДЕЛЬНЫМ диодом, но при этом ограничивающие диоды могут все равно стоять.
Как минимум - это объясняет условия к входному току. Иначе бы действительно было наплевать.

А ещё я не уверен насчет чистого КМОП. Не получится ли что при overvoltage оба полевых транзистора (на землю и на питание) окажутся открытыми? Если это так, то логично для всех ног ставить диоды.

Насчет 15мА - с одной стороны вроде верно, а с другой - там же написано 25мА для ноги. Может имеется ввиду, что при каких то условиях ток может течь с одной IO-ноги на другую и при этом превышать ток питания?

спасибо. буду еще думать, попробую посимулировать с помощью ебис-моделей. и все-таки, в даташите говорится что диоды стоят только на User I/O пинах.