Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Временная оптимизация проектов на ПЛИС
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
D-Luxe
Недавно столкнулся с такой проблемой. В своем проекте использую ядро Aurora для передачи по Rocket. Для записи данных в Aurora по интерфейсу LocalLink использую частоту, выведеную с Aurora. После того как завел эту частоту на другие компоненты и описал логику, работающую по этой частоте, рокеты перестали инициализироваться. Это говорит о том, что путь прохождения сигнала частоты увеличился.

Кто как борется с подобными проблемами?

У меня возникла идея задать временные ограничения на распространение сигнала. Как задаются ограничения на внутренние сигналы?
gutzzz
а физическая среда у вас какая?
медь или оптоволокно?
D-Luxe
Выходы приемопередатчиков выведены на SATA разъем.
AlphaMil
Ограничения задаются в *.ucf файле.
Например:
NET "Clck125MHz" TNM_NET = "Clck125MHz";
TIMESPEC TS_Clck125MHz = PERIOD "Clck125MHz" 8 ns HIGH 50 %;
Говорит о том, что по проводу "Clck125MHz" передается меандр частотой 125 МГц (т.е. 8 нс, HIGH 50% - длительность положительной полуволны).
Далее вся логика, тактируемая этим меандром будет проверяться на задержку. Задержка не должна превышать 8 нс.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.