День добрый.
Вопрос избитый по преобразованию PAL\NTSC в SVGA .
По форуму есть много таких тем, но все завязаны на ПЛИС. Кто нибудь делал подобное без ПЛИС.

Есть вариант на AL250\AL251 от AVERLOGIC http://www.averlogic.com/product_video.htm в связке с декодером например таким http://www.averlogic.com/AL242C-LF-PBF.htm Но не нравится этот вариант тем что максимальное разрешение будет VGA, а хочется SVGA.

Можно попробовать связку ADV7401>AD9889B> CH7317B http://www.chrontel.com/pdf/7317bds.pdf от Chrontel
Но смущает что подключаться будет не к монитору и соответсвенно могут быть проблеммы с разрешением (Intel® SDVO Opcode устройство сообщить не сможет).
К тому же как то громоздко получается...

Мб кто либо сталкивался с такой проблеммой. Подскажите куда копать (без ПЛИС).

А чем все-таки ПЛИС не устраивает? Ну можно еще взять какой-нибудь сигнальный процессор с возможностью подключения дисплея, но это будет ничуть не проще...
Ведь PAL еще надо будет масштабировать, делать прогрессивную развертку, обязательно буфферизировать...

Извините, не мог ответить.
Вот именно, что хотелось бы аппаратно решить проблему.

ПЛИС - это и есть аппаратно...

на AL250 преобразователь нч-видео в VGA сделал. могу поделиться опытом если кому интересно.
это решение только для мониторв ,которые могут поддерживать 50 Гц развертки
некоторе время назад застрял на реализации более гибкой системы на AL260.. если бы найти кого
интересующегося этим решением...

AL260 требует изрядных плясок с бубном порой Могу подсказать что-нибудь, если надо.

очень даже надо
не могу разобраться с организацией памяти
использую две имс IS42S16100-7T
линию BANK0 сажу на линию А11 памяти, а BANK1 ,так понимаю, остается свободной?
коэфициент К при вычислении DRAMINSIZE в одних документах 8 в других 4 -чем он определяется?
что определяет бит 5 регистра DRAM CONTROL1 (2A)?
...знали бы в AVERLOGIC сколько я им мысленных "благодарностей" послал за "толковую" документацию!

Думаю, именно так и нужно подключать. Правда, у меня для унификации везде стояли 4-х банковые ИМС памяти,
но сейчас специально проверил - BA1 всегда в нуле.


По идее, он выбирает бит адреса, по которому переключается банк. Зачем это сделано, и зачем может понадобиться - великая
тайна, так как нормальную карту памяти Averlogiс нигде не засветил. С очень большой долей вероятности вам нужно
будет записать в этот регистр значение 0x47, т.е. бит 5 = 0.


DRAMINSIZE измеряется в блоках по 8 точек.

aaarrr СПАСИБО БОЛЬШОЕ за информацию!
Уже не чаял , что достану из закутка свою заброшенную плату.
Но теперь с Вашей помощью надеюсь оживить проект.
еще несколько вопросиков
-устанавливаются ли в особой последовательности биты регистра DRAMACCESSCONTROL (20h),
регенерация нужна?
-насколь принципиально выставлять FIFO LEVEL (22h,23h)
-в каких попугаях задуман DRAMMINREFRESH (28h)

интересно. AverLogic вообще заинтересованы в применении своих микросхем?
зачем так затуманивать документацию?

У меня последовательность такая:
- перед инициализицией всех остальных регистров контроллера SDRAM - 00h
в самом конце последовательно с небольшими паузами:
- Enable power up (04h)
- Enable DRAM setmode cycle (80h)
- Enable DRAM refresh; Enable Input & Output (29h)


В обоих стоит 04h. Насколько принципиально - не помню


В периодах VSYNC. В обычном случае (64мс) это будет 3 периода для 60Hz VSYNC. Но можно просто записать 1, это не принципиально.


Вопрос скорее риторический. Меня выручало ручное изменение регистров в реальном времени методом тыка - это оказалось более эффективно, чем задавать вопросы поддержке.

ОГРОМНОЕ СПАСИБО
даже не представлял, что есть коллеги, знающие сей предмет- АЛ260