На мой взгляд, Cyclone IV E и GX vs. Spartan-6 LX и LXT соответственно, прямые конкуренты друг другу в одной категории. Я, и быть может не только я, стою перед выбором. В такой момент важно понять, что важнее, расставить приоритеты. С ПЛИС работаю впервые. Прошу помочь сделать правильный выбор.

Преимущества Altera Cyclone IV:
Покупка у оф. партнера в моем регионе
Дешевый серый программатор (около 50 долларов)
Более шустрый Quartus II, чем ISE от Xilinx

Недостатки Altera Cyclone IV:
Отсутствие хорошего лекарства для Quartus II x64
На первый взгляд Quartus II менее удобный

Преимущества Xilinx Spartan-6:
Чуть дешевле по мировым стокам
6 входовые LUT и более развитая ячейка
Больше памяти
Встроенный контроллер памяти
Красивый ISE, на который есть хорошее лекарство
Лучше документация

Недостатки Xilinx Spartan-6:
Более дорогой программатор
Нет официального дистрибьютора в регионе

Выбираю универсальное решение, чтобы конкретно на него подсесть по нескольким проектам. Что скажете?

более дорогой программатор? ну и что.. один раз то покупается, зато вон сколько преимуществ в самом чипе (ну и ПО как вами описано). Хилой рулит.

Гм...
А в чем заключается "Лучше документация" применительно к Xilinx?

Вы правы насчет программатора, но все же свои денежки считать приходится. ПО начал пробовать сделать элементарное, тормозит на шести ядерном компе, ни один раз уже зависло, разочаровался, правду здесь говорили А преимущества в самом чипе насколько важны? Я правда не знаю что мне даст 6 входом. Экономию LUT, а насколько?


Почитал то и другое, доходчивее показались документы от Xilinx.

Почему у Spartan6 больше памяти?
Если говорить о блочной памяти, то у них примерно равные объемы, а в больших Cyclone IV ее вообще больше, причем, даже если прибавить и распределенную у Spartan 6. Кроме того, размер блока у CycloneIV - 9k, у Spartan6 - 18k.
P.S. С "серым" USB-blaster все в порядке. Но если хочется, можно купить его у Terasic за примерно те же деньги, а Terasic серым называть странно.

Вы вроде о деньгах паритесь...
Самый дорогой сиклончик от альтера на офсайте - EP4CGX150DF31I7- 644 бакса
Сходу (не смог отсортировать по цене) самый дорогой спартанчик - 200 баксов
Советую сначала определиться с конкретными требованиями, чтоб более предметно разговаривать о ресурсах.
Насчет ПО - работал и с альтера и с кзайлинкс - каких-то существенных недостатков или преимуществ не выявлено, но вроде ISE SV не поддерживает...

Как и на чем, может проблемы в способе описания? Может Вы хотели использовать блочную память, а описали случайно обычную регистровую память процентов этах на 90, вот бедный синтезатор и пыхтит?

Про память вычитал такое:
EP4CE10 414k
EP4CE15 504k
EP4CE22 594k
XC6SLX9 576k
XC6SLX16 576k
XC6SLX25 936k

В Spartan-6 DSP блоки с сумматорами, а в Cyclone IV только множители.

За серый USB-blaster я не сомневаюсь)


Мне самый дорогой вряд ли понадобится, а то что нужно описал выше. По цене Spartan-6 чуть дешевле, но таких сейчас мало в наличии. Требования сейчас особого значения не имеют, я учусь и использовать это буду в нескольких разных проектах, универсальное решение нужно.

У меня зависало в схемном редакторе в основном.

Для dsp задач однозначно лучше spartan, архитектура лучше, но максимум 180 умножителей (150 LXT примерно равен EP4CGX75). По цене примерно одинаковые. Но у cyclone pcie на 4 линии, а у spartan на 1. Так что под задачу смотрите.

Понятно, Вас маленькие неGX интересуют. Да, в этих устройствах поменьше памяти.


Это дает уменьшение числа слоев логики в схемах и повышение быстродействия (тактовой частоты).
Что касается экономии LUT - Xilinx в своих расчетах Logic Cells уже учел примерный коэффициент соотношения объема проекта, реализованного в шестивходовых и четырехвходовых таблицах перекодировки. Так что за это уже уплачено.
Реально все зависит от особенностей проекта, качества синтезатора и т.д. Этот коэффициент процентов на 20 может гулять.

Я выбирал бы Spartan 6 фирмы Xilinx. Преимущества Вам ранее уже написали.

Да вот это как-то странно.
Xilinx через AVNET доступен практически везде.

AVNET не растомаживает, насколько я помню. Как я понял, платить нужно за бугор и просто ждать посылку. Или у вас как?

Ну это неудивительно - уже всем объясняли, что основное его назначение заставить людей отказаться от схемного ввода и писать на HDL. А вот текстовый редактор в новых ISE (11-12) вроде меньше глючит.

Документация мне тоже кажется у Хилинка подоходчивей будет и с контроллером памяти меньше париться придётся.

Короче я за спартаны.




Если вы в России - то вот здесь:
www.abnuniversal.ru
возют с авнета, всё растомаживают и отсылают экспресс почтой в любой регион России.

или офицальный дистрибутор имеется: plis.ru (но туда лучше обращаться в последнюю очередь)

Мда, я это не заметил, принял цифры за логические элементы. Если так то это довольно серое преимущество как по мне.


Схемный ввод мне нужен, по крайней мере соединить компоненты на верхнем уровне красивее в схеме. Такой инструмент толжен быть и должен нормально работать.

Я в Украине, Чернигов. У нас только партнеры plis.ru то есть через три колена будет поставка, плюс эти партнеры вообще в ПЛИС не шарят.

Ну тогда ничего не поделаешь - берите циклопы - если имеется хороший дистрибутор хоть и более слабых по характеристикам микросхем.

А если найду где купить?)

Попробуйте найти партнеров silica.com они представляют Avnet в России и остальные компании берут у них.
Их почта moscow@silica.com, они сразу же отвечают.

Напишите на эту почту denisov_nik собака mail.ru. Эта почта человека, работающего в офисе (находится в Киеве), который является официальным представителем Инлайн групп в Украине.
Зачем чтобы они шарили? Вы спрашивайте конкретные ПЛИС или отладочные платы. Вот цены и сроки на отладочные платы, которые при нашем запросе дали (запрос делал буквально на прошлой недели)



Точно не знаю, вроде VD MAIS также поставляет продукцию Xilinx.

Если только начинаете работать с ПЛИСами, мой совет - выбирайте Альтеру.
Если уже вполне себе, и производитель в целом не важен, то всё зависит от проекта - чего ему лучше подходит.
В принципе, на микросхемах любого производителя можно сделать что угодно (ну или диапазон доступного практически одинаков), эффективность проекта как правило больше определяется квалификацией разработчика (в т.ч. применительно к применению) и освоенностью конкретного ПО + семейства, чем характеристиками микросхемы.
Думаю, даже гуры при оптимальном выборе производителя микросхем под конкретный проект редко выигрывают больше 20%...

Почему?


Именно перед этим выбором я сейчас стою.


Это какая фирма?

Недавно покупали в Питерском офисе Инлайна отладочник SP605 и 2 программатора. На время ожидания отгрузки выдали такой же отладочник поиграться. Привезли быстро очень . Нормальная контора.

До этого работали с циклонами и максами, но интересно стало попробовать что-то новое.

На мой взгляд, ПО у Альтеры сделано так, что осваивать его проще.


Не понял, перед каким?

Кажется, но я могу ошибаться, является официальным представителем Инлайн групп в Украине. Лучше им написать и все у них спросить.

Цитата из рунета:
"Отправлено Vit 05 февраля 2002 г. 10:25
В ответ на: Кто в Киеве продает MSP430? отправлено Rulon 04 февраля 2002 г. 23:30
по denisov _ nik & mail . ru или по телефону 291-49-77
Денисов Николай или Зайцев Сергей
они представляют московскую www.scanti.ru"



В ИСЕ все проблемы связаны с оболочкой и схематиком , а основные утилиты синтезатор, роутер, корегенератор - работают хорошо и не глючат. Структура документации и структура самих ПЛИС у хилых более понятная. Самый главный плюс всегда можно проконтролировать результаты синтеза и заглянуть внутрь ПЛИС с помощью FPGA editora - для начинающих это очень полезно - видеть, к чему привела та или иная конструкция HDL.

Кактус с одной строны выглядит как самодостаточная среда разработки, вроде всё есть и даже схематик нормальный. Но захочешь осуществить поведенческое моделирование какого нибудь entity - а он тебя пошлёт нахрен порты по ПЛИС раскидывать. Так что модельер всё равно внешний нужен.

VD-MAIS. Перезвоните им и поговорите - там достаточно адекватный персонал.
Вроде как и семинары у них были. Может и сэмплы обломятся.

С сайта VD-MAIS
"VD-MAIS­ ­­­–эксклюзивный партнер компании Silica An Avnet Company по продукции Xilinx на территории Украины"
"В июне 2008 г. НПФ VD MAIS и глобальный дистрибьютор Silica An Avnet Company заключили
соглашение о продвижении в Украине программируемых логических интегральных схем (ПЛИС) компании XILINX."

Да, я видел, это по сути как дистрибьютор дистрибьютора. В таком случае какие цены у них будут? Стоимость чипов что содержатся на складе (доступно он-лайн) мне показалась завышенной.

Не хочется разводить холивар, IMHO, конечно, так как работаю и с тем, и с другим:

Синтезатор встроенный в ISE слабее, чем в Quartus, не говоря уже о поддержке SV.


По документации - дело привычки. С точки зрения просмотра результатов - Chip Planner и Resource Property Editor ничуть не хуже (а я считаю, лучше FPGA Editor). А возможность через контекстное меню открыть из редактора любой просмотрщик и редактор настроек и локализовать элемент там очень удобна и для начинающего дорогого стоит. Поэтому по юзабилити Quartus впереди.


Не совсем понимаю, что имеется в виду. Без назначений он сам ножки раскидывает, автоматом. Так что даже временное моделирование можно сделать без назначений, не говоря о функциональном. Ну а с 10 версии все равно симулятор внешний, так что все равно.

Вы покупаете сами оплачиваете или фирма/предприятие оплачивает?

По разному бывает. В любом случае покупаются кристаллы по дешевле и цена играет большую роль.

ИСЕ меня поначалу очень утомлял тем, что очень любит выдавать неизвестные ошибки в случае неправильных действий (которых у осваивающего всегда много). Пока не поймешь, куда льзя, куда нельзя - эмоций много.
По документации с Альтерой никогда не имел проблем, у Xilinx - бывало, когда временную диаграмму общения с их ИП-ядром приходилось подбирать вручную, т.к. документация крайне неподробна.

Для начинающих надо, чтобы то, что они ввели, откомпилировалось, просимулировалось и заработало.
А если не откомпилировалось - чтобы было понятно, почему. Заглянуть внутрь ПЛИС - это следующий шаг, когда лампочки уже уверенно моргают и вопроса "как сделать ком-порт" не возникает.

Первый опыт с ISE немного разочаровал меня. В понедельник буду экспериментировать с Quartus II. Но то, что сам чип лучше от Xilinx - однозначно. Хотя Cyclone V на подходе, кто знает, что будет в нем.

Вы наверное еще не работали в программном обеспечении (Libero IDE) от Actel ...

Устанавливал смотрел, не вникал. Меня оттолкнула трех входовая логика в ProASIC. А что в Libero?

Сравните с ценой Avnet - станет ясно.
А цены, которые on-line - я на них не смотрю.
Надо звонить и беседовать - практически всегда вопрос решается в выгодном направлении.
Вообщем (как и с каждым дистром) - все решается на основе личных отношений и умения договариваться.

А Вы пробовали ISE xx.x Quick Start Tutorial ? - обычно они были не очень погаными.

Касательно Xilinx FPGA vs Altera FPGA: исторически так сложилось, что в Xilinx FPGA есть возможность превращать часть LUT'ов в RAM (distrebuted RAM), а вот у Altera этого не было. Лично мне (для моих интерфейсных задач) часто нужны небольшие FIFO'шки, которые весьма удобно собирать на distributed RAM (оно и значительно быстрее по сравнению с Block RAM, и имеет меньшие ограничения на размещение в кристалле). Вот тут становится весьма существенным RAM основан на LUT4 или на LUT6 - последний имеет ёмкость в 4 раза больше. Те LUT, которые могут стать distributed RAM, могут мутировать и в сдвиговые регистры, что в ряде случаев позволяет хорошо сэкономить триггера.
Ну, и если я ничего не путаю, то в Spartan-6 (как и в Virtex-5/6), вообще-то не настоящие LUT6, а пара LUT5 со связанными входами и выделенным мультиплексором. Поэтому, в ряде случаев, есть возможность использовать этот LUT6, как 2 LUT5. Особенно хорошо получается это использовать, когда хочется иметь небольшой distributed RAM (с шириной адреса 5 и менее), тогда получается в одном LUT6 - RAM на 2 бита сразу. О различных извращениях над LUTx можно прочитать в ug384.pdf (Spartan-6 FPGA Configurable Logic Block).

Касательно среды ввода проекта (Design Entry), если есть возможность, что я бы советовал посмотреть на Active HDL 8.x. Мне весьма нравится эта среда для набора HDL текстов - она позволяет очень быстро устранять ряд опечаток/мелких ошибок, также в ней есть весьма неплохой схемный редактор (позволяющий делать включения на HDL !),.. ну и чтобы жилось совсем хорошо: она и моделировать умеет. Что же тогда остаётся ISE ?? - а остаётся ей синтез и implemtntation.

Смотрел на сайте производителя, не впечатлило. Чтобы прикрутить сие к ISE нужно приложить усилия, не факт, что это будет стабильно работать, и лучше знать один распространенный инструмент, а не нагружать себя еще одним, при не знании первого. Это только моя точка зрения. За комментарий Спасибо!

Чудеса рассказываете. В каждой LUT есть триггер, который сам по себе уже 1-битовая RAM.
И FIFO из них сделать не проблема для каждой FPGA.

Как я понял, distributed RAM это память именно из LUT, это намного лучше поскольку LUT-4 имеет 16 бит памяти, LUT-6 - 64, а триггер только один бит.

Для distributed RAM есть еще аппаратная поддержка многопортовой памяти - 1 порт записи, 2 и более портов чтения.

сомневаюсь... а выходов у LUT сколько? и как к тем битам добраться?
На LUT можно сделать latch, однобитовый.
upd. а на LUT-6 - двухбитовый, наверное...
upd2. для этого нужно выход LUT завести на один из ее входов, так будет "поддерживаться" тот бит, который хранится, пока сигнал разрешения разрешает.

Тем более.


выход один, берете 8 LUT и получаете память 16х8 или 64х8.

Не верю! Сделаете?
P.S. эти биты не "хранятся", а передаются со входов на выход "навылет"

прежде чем так категорично спорить, прочитайте любой даташит на хилый слайс. В отличие от альтеры у хилых есть блок специальных функций - генератор адреса, который позволяет изменять контент люта на лету. Это позволяет на 4-х входовом люте сделать однобитную память на 16 адресов.

Нуууу. Можно с разных сторон смотреть на FPGA... Я, лично, вообще вижу практическое отсутствие логических элементов в Xilinx FPGA (за исключением XORCY):
1. FF - это просто триггер.
2. LUTx - это набор 2^X триггеров с выходным мультиплексором 2^X->1. А в Xilinx FPGA ряд LUTx имеют еще и систему управления записи (с дополнительными линиями адреса записи) - именно они и могут мутировать в distributed RAM (1 LUTx в ОЗУшку 2^X на 1 бит) или Shift Register (глубиной до 2^X триггеров).
3. Block RAM - еще больший набор триггер с развитой системой управления и мультиплексирования.
4. Развитая схема тактирования.
5. I/O буфера и ноги (шары).
6. Всякие разные HardCore.
Какие тут чудеса ? - тут вроде реали жизни...


А направно не верите, не ленитесь, посмотрите ug384.pdf (Spartan-6 FPGA Configurable Logic Block) и Вы обнаружите, что несколько недоочениваете Xilinx LUT.

Есть, правда, неприятное ограничение для двухпортовой памяти: адрес записи данных совпадает с адресом выходного мультиплексора LUTA (первого из 4 LUT в Slice), поэтому для двухпортовой памяти из 4 LUT получится использовать только 3. Но на этих 3 (трёх) LUT6 можно реализовать DualPort RAM 64x3 бит или DualPort RAM 32x6 бит - вроде весьма приятный расклад.

Разве у вас вызывает сомнение утверждение, что LUT это SRAM, которая записывается при конфигурировании. Входы LUT это адрес. Выход - это значение по этому адресу, и таким образом задавая различное содержимое LUT можно реализовать любую фунцию четырех (шести) одно битовых переменных.

Если так, виноват! Извиняюсь
А SLICE - это то, что в Altera зовется LAB?
Впечатляет!

slice это аналог LE, аналог LAB это CLB

Не совсем:

К слову, в 1,430 слайсов, что равняется 5720 LUT. За счет 6ти входовой логике Xilinx приравнивает это к 9152 логическим ячейкам, что как по мне - черезчур щедро за дополнительные два входа. Как думаете?

Скорее, какое-то промежуточное звено в иерархии.

Нормально и вполне честно. Вот Altera ценит свой ALM в Stratix (6LUT+2adder+2DFF) примерно в 2,5 логических элемента Cyclone (4LUT+DFF). У меня на паре проектов, что я пробовал компилировать под оба семейства, получилось соотношение около 1,8.