Мне необходимо чтобы микросхемы в цепи JTAG можно было запрограммировать через разъём на плате и через разъём на блоке прибора. Чтобы при программировании через разъём на плате не влияли провода идущие к разъёму на блоке, поставил буфер 74HC125. Разрешение 74HC125 осуществляется сигналом "EXT_PROG" (перемычка на землю в шнурке подключаемом к блоку).
В итоге с разъёма на плате всё шьётся, а с внешнего разъёма не программируется, хотя вся JTAG цепочка видится.
Что я не так сделал? Может забыл какие либо резисторы подтяжки? Микросхемы в цепи 3шт XC2C128-7VQ100 последняя XCCACE.
Нажмите для просмотра прикрепленного файла

Если вы не программируете одновременно и с панели и с разъема на плате, то зачем такие заморочки-то? Куда еще идут эти сигналы JTAG на плате? Ведь FPGA у вас грузится чем-то после включения питания, не так ли?

FPGA конфигурируются через SYSTEM ACE (XCCACE) с компакт флэш, Буфер славлю чтобы исключить влияние помех на цепь JTAG при обычной работе модуля, и если "что вдруг", сгорел только буфер а не вся цепочка. Длинна цепи JTAG на плате около 40см, и столько же до разъёма блока.

С блока к микросхеме согласованные провода идут?

Тоже думаю что может из за этого, на макете пока соплями. Хотя если буфер выкинуть, всё работает. Частоту пробовал понижать до 700кГц. В новой схеме всё с контролем импедансов будет, и с последовательными резисторами на выходе буфера.
Мне не понятно то, почему видится вся цепочка? ведь если бы был бы звон, то и это бы наверное не работало?

Простой пример: берем Platform Cable USB II и подключаем к JTAG-разъему двумя способами
1) плоским 14-ти проводным шлейфом с шагом 1.0 мм и чередованием линий сигнал-земля-сигнал-земля-... - все программируется без проблем на самой высокой частоте
2) отдельными разноцветными проводочками, идущими в комплекте - цепочка видна, но программируется через раз и на самой низкой частоте.

Сбоить может на любой частоте, фронты сигналов же при этом не меняются. Кстати, если на плате в цепочке несколько микросхем, настоятельно рекомендуется ставить буфер на TCK и TMS и раздавать их на каждую микросхему по-отдельности (Point-to-Point), а не одной линией, как обычно рисуют в аппноутах у Xilinx, ну или делать разводку типа "звезда" с выравниванием, что менее удобно на практике.

А в схеме у меня ошибок нет? Всё правильно?

Какие могут быть ошибки, если сами говорите, что цепочка видна? Подтягивающие резисторы нужны для определения состояния по-умолчанию, при отсутствии кабеля, за исключением только одного сигнала - DONE, но он в вашей цепочке не участвует.