Вот какой вопрос еще возник.
Вот, допустим, имеется клеммник, у которого каждый контактимеет два вывода, запаиваемых в плату. Можно ли создать футпринт таким образом, чтобы обе КП отверстий были всегда подключены к одной цепи, но при этом символ в Capture имел только один вывод для этого контакта?

Вообще пока интересует, как это делать в Layout, но в перспективе и для Allegro неплохо бы узнать.

Обычно я это делал либо руками, назначая выводу имя цепи (как правило такое бывало с дополнительным thermal pad земли). Но при AutoECO обычно такие назначения отваливались. Либо и вовсе делал прямо в символе компонента явно каждый контакт. Но с клеммниками так делать не очень хочется, потому что у одних два вывода на контакт, у других один, и хочется, чтобы на схеме они вообще не отличались.

Вот хочу еще раз спросить, можно ли ассоциировать несколько контактных площадок с одним выводом в схемном обозначении, если они гальванически соединены внутри корпуса компонента?
Может, есть какое свойство для Capture, которое позволило бы неявно задавать такие связи при генерации нетлиста?

Есть свойство POWER_PINS при помощи которого рекомендуется описывать отсутствующие в УГО компонента выводы питания, думаю для ваших целей подойдет...

Так а у клеммников же необязательно выводы к питанию подключаются. Вот, например, картинка от WAGO. Два ряда отверстий, каждая пара - это один контакт. А бывают у них серии, где есть исполнение и с двумя, и с одним рядом выводов, а всё остальное один в один.

А что мешает объявить присутствующий в УГО вывод клеммника как power pin и при помощи свойства POWER_PINS подключить к нему остальные не показанные пины? Если Вы не планируете моделировать целостность сигналов, то, думаю, ничего страшного не будет... Правда если пользуетесь DRC в capturе, то могут появиться ошибки, но нетлист сгенерится полюбому... В общем Вам решать.

В allegro можно сделать контактную площадку с двумя отверстиями. Получается пин у символа один, КП одна, а отверстий для пайки выводов в плату два.

попробуйте в уго один вывод под другой поставить. Точно не помню можно ли сохранить с дублированными номерами выводов.
А в посадочном месте точно - нельзя выводы с одинаковыми номерами. OrCad 9.2-15.7

Самый простой вариант - нарисовать символ, в котором видно, что эти пины замкнуты. Чтобы все очевидно было. Никого ведь не напрягает рисование сотни ножек земли для какого-нибудь процессора, хотя понятно, что внутри они все замкнуты на одном кольце.

ЗЫ Собственно немного раньше тот же вопрос у меня был. Так же пытался обмануть систему. Не получилось... пришлось в символе рисовать дополнительно замкнутые пины.

Попробуйте при создании контактной площадки в Pad_Designer использовать опцию Multiple drill. Очень удобно!

Попробуйте тогда заодно разделить шейп такого пада на отдельные участки.

А зачем его разделять? Если пин в схеме один, цепь одна и выводы соединены. Если разделить шейп, то получится два пина, т.о. две КП, тогда и в схеме у символа должно быть два пина.

А их и есть фактически два, этих пина, каждый со своим отверстием и КП. Просто они внутри корпуса соединены.

Пример

Это самый непростой вариант. Клеммник на схеме может быть нарисован по ЕСКД так, что его отдельные контакты разбросаны по листу или даже разным листам. И технически врисовывать всюду второй контакт довольно напряжно. Но дело даже не в этом. Речь идет о том, что человек, который рисует схему, может не знать особенностей конструктивного исполнения клеммника, и, я считаю, он не обязан курочить УГО, чтобы подстроиться под футпринт конкретного исполнения клеммника. Рисование ножек земли у процессора - дело совсем другое. Во первых - это одна цепь питания, для которой существуют методы умолчания. Во вторых, и может быть самое главное, множество выводов земли у процессора однозначно соответствует футпринту. BGA в этом смысле вообще плохой пример, так как варианты исполнения в разных корпусах имеют либо тождестественные раскладки выводов (только шаг разный), либо совершенно другие (разное число рядов и их названия), так что общим УГО не отделаешься.

Про один вывод с двумя отверстиями я думал, сам даже кое-где применял его. Наверное это даже лучший вариант для Аллегро. Просто когда клеммник большой, то наличие таких контактных площадок несколько сокращает свободу трассировки под клеммником. Ведь такую широкую площадку придется сделать во всех слоях, и провести между отверстиями никакую цепь нельзя.

Интересно, что делать в layout? остается только ручное назначение цепи неподключенным пинам вручную.

Пока что я обошелся тем (в Layout), что для двухрядного клеммника сделал просто второй ряд выводов просто крепежными, так как в конкретном применении большого тока через клеммы нет, и это не критично.

Вот какой текст в FAQ обнаружился:


Q: How do I create a part that has a logical pin mapped to two physical pin numbers?
A: To create a part that has a logical pin mapped to two physical pin numbers, you need to define the PACK_SHORT property on the symbol. The PACK_SHORT property enables the shorting of the pins in a group. Consider an example. In a part, abc, a single logical pin, the collector, needs to be mapped to two physical pins such that the pins are shorted. To create such a part, map the C1 and C2 pins in the following way:

Next, define the PACK_SHORT property on the symbol. The definition PACK_SHORT=(C1, C2) ensures that the net name assigned to C1 is inherited by C2 when a design containing the abc part is packaged.

Notice that the logical pins B, C1, and E have pin stubs whereas the logical pin C2 does not have a pin stub. This ensures that C2 is not visible when the symbol is placed in the schematic.

Кто-нибудь пробовал, это с Capture работает?

У меня почему то выдает странное сообщение об ошибке:

#1 Error [ALG0074] Pin "6" found in PACK_SHORT property on part "DA1" doesnt exist on the symbol. You need to specify a valid pin.
#2 Aborting Netlisting... Please correct the above errors and retry.

В свойствах элемента есть PACK_SHORT=(6,7), причем выводы эти для корпуса SOIC-8, и оба там присутствуют.

Попробовал - работает, но таким способом получится связать выводы на уровне УГО в схеме, а не на уровне футпринта.
Скорее всего проблема в том, что в скобках указаны номера выводов (в футпринте), а должны быть указаны имена выводов в символе (который на схеме в Capture).
В аттаче архив с символом в качестве примера использования свойства PACK_SHORT. Разместите символ на схеме и назначте ему любой 8-ногий футпринт и экспортируйте нетлист в PCB Editor...Нажмите для просмотра прикрепленного файла

Во, так это как раз то что нужно! Получается неявное связывание выводов в нетлисте, в то время как на схеме этого не надо рисовать, и можно создавать сложные компоненты c простыми и понятными УГО. И при этом конструктору не навязывается какое-то одно топологическое решение, которое возникает, например, если выбран падстэк с множественным сверлением, где требуется определить одинаковые площадки во всех слоях.

Я особых поводов для восторга не вижу. Вспоминая ваш пример с клеммником, получаяется что сколько клеммников, столько и УГО, и хотя на схеме они выглядят одинаково, тем не менее это разные УГО... В моем понимании гораздо практичнее иметь один УГО для клеммника, а конструктивные отличия учитывать на уровне футпринта. В соседней ветке предлагался способ http://electronix.ru/forum/index.php?showt...st&p=844604. при помощи которого это можно сделать.

1. ну так и что такого, что несколько УГО? Согласен, это неприятно, создает некоторые неудобства в создании библиотек УГО, но зато связи попадают именно в нетлист, оставляя свободу для реализации топологии. Кроме того, каждый УГО обычно все равно требует ручного задания свойств.
2. К сожалению, в соседней ветке тема заглохла без внятного ответа на вопрос.

Пытаюсь сделать компонент с двумя выводами в группе и возникает проблема.

При редактировании символа, приведенного в качестве образца выше, видны все выводы, но когда вставляешь в схему отображается только один из группы. Но у меня с двумя выводами в закороченной группе на схему попадают оба вывода, хотя, если сделать нетлист и всосать его в плату, то обе площадки оказываются соединены в одну цепь (то есть, что что и необходимо).
Есть идеи, почему на схему попадают оба вывода, а не один из группы?

PS^ Как и в примере, один вывод имеет тип Power, второй -- Output.

Отбой. Уже нашел, в чём была недоработка.