Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: OrCAD 16.2
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Cadence
semonoff
Простой пример соединения Нажмите для просмотра прикрепленного файла DRC определяет ошибку соединения. Помогите разобраться.
K_AV
Ну так DRC конкретно пишет, что именно ему не нравится.
"ERROR: [DRC0039] Tap may not be connected with the bus Check Entire net. A2
SCHEMATIC1, PAGE1 (4.20, 0.90)
ERROR: [DRC0039] Tap may not be connected with the bus Check Entire net. A1
SCHEMATIC1, PAGE1 (4.20, 0.90) "

Шинам имена присвойте (правильные), тогда он поймет, что именованные проводники входят в состав этих шин.
semonoff
Всем шинам принудительно присвоил имена A[2..1], хотя это не обязательно. Шинам присваиваются имена портов, с которыми они связаны, по умолчанию. Ошибка DRC осталась.
Alex11
Странно, Мариванна... У меня сейчас стоит 16.0, так он ошибки не дает. И на вид все честно. Может у Вас какие-то специфические установки сделаны?
semonoff
Цитата(Alex11 @ Nov 17 2010, 00:33) *
Странно, Мариванна... У меня сейчас стоит 16.0, так он ошибки не дает. И на вид все честно. Может у Вас какие-то специфические установки сделаны?

Сам удивляюсь...
SSerge
У иерархических блоков в SCEMATIC1 есть иерархические пины с именами A[2..1], а на соответствующих им схемах 1 и 2 нет одноименных иерархических портов. Вот об этом DRC и сообщает.
semonoff
Цитата(SSerge @ Nov 17 2010, 10:15) *
У иерархических блоков в SCEMATIC1 есть иерархические пины с именами A[2..1], а на соответствующих им схемах 1 и 2 нет одноименных иерархических портов. Вот об этом DRC и сообщает.

SSerge, Вы проверяли исправленную схематику на DRC в 16.2? Дело в том, что в старых версиях OrCAD этот пример работает.
SSerge
Цитата(semonoff @ Nov 17 2010, 13:44) *
SSerge, Вы проверяли исправленную схематику на DRC в 16.2? Дело в том, что в старых версиях OrCAD этот пример работает.

Я проверял в 15.7, DRC сообщал об ошибках и установил два маркера ошибок на иерархических пинах.
Что странно, когда после нескольких изменений я вернул схему к первоначальному варианту то ошибок больше не было.

Добавлено.
Пардон, не заметил что на исходной схеме уже были два маркера ошибок.
Действительно, после их удаления новых не появляется.
И иерархические порты на схемах изначально присутствуют.
То есть в 15.7 всё в порядке. Ерунда какая-то.
Интересно, а если заново ту же самую схему нарисовать то ошибки повторяются?
semonoff
Пробовал. Тестовая схема была нарисована, чтобы упростить основную, в которой была замечена ошибка. На домашнем компе с той же версией софта и с той же XP ошибка повторяется. wacko.gif
Hoodwin
Кстати, несмотря на эту странную ошибку нетлист правильный, оба блока имеют цепи одинаковые. А вот если шину на верхнем уровне вообще не нарисовать, то ошибок не будет никаких, но в нетлисте будут разные наименования цепей у каждого блока. Наверное, надо отменить такую проверку и жить спокойно smile.gif
semonoff
Цитата(Hoodwin @ Nov 17 2010, 14:14) *
Кстати, несмотря на эту странную ошибку нетлист правильный, оба блока имеют цепи одинаковые. А вот если шину на верхнем уровне вообще не нарисовать, то ошибок не будет никаких, но в нетлисте будут разные наименования цепей у каждого блока. Наверное, надо отменить такую проверку и жить спокойно smile.gif

Я тоже это заметил, но кастрированная проверка получается. Придется вручную просматривать на конечном этапе проектирования. Что касается Вашего предложения не рисовать шину вообще. Мне кажется надо рисовать, как положено, но в выборе параметров DRC не указывать " Report misleading tap connection".
Hoodwin
Ну да, я имел ввиду шину нарисовать, а проверку отключить. Просто я не понял, почему DRC посчитало, что вовсе отключенное подключение наверху - это не ошибка. С точки зрения здравого смысла это как раз та самая ошибка и есть. Ну, или, по крайней мере, она попадает в категорию Unconnected nets, которая включена при проверке.
semonoff
Интересно, в OrCAD 16.3 есть такой баг?
Hoodwin
Вот проверил. Нет ошибок в 16.3. Надо сказать, что в 16.3 DRC вообще по-другому выглядит. Помимо стандартных Electrical rules появились Physical rules, но их можно не включать скопом. Среди них, например, есть проверки на КЗ между питанием и землей, проверка на наличие футпринта в библиотеке и т.п.
semonoff
Да, я тоже установил 16.3 - ошибок в test нет. Новая оболочка сразу не увидела проект старой версии, потом, видимо переконвертила в свой формат и открыла проект. PSpice тоже работает в полном объеме.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.