Форум разработчиков электроники ELECTRONIX.ru > Как увеличить частоту клока CCLK при конфигурации?

Помощь - Поиск - Пользователи - Календарь

Полная версия этой страницы: Как увеличить частоту клока CCLK при конфигурации?

Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор

_Anatoliy

Nov 22 2010, 11:01

Коллеги, понимаю что баян,но поверите - облазил все доки и не нашёл.Хотя пару месяцев назад точно натыкался на эту информацию.Чип Virtex-5,Master-serial configuration mode. Сейчас частота клока 2,35 МГц,маловато будет.Если кто знает - ткните носом,плз.

disel

Nov 22 2010, 11:09

generate programming file -> property -> configuration option -> configuration rate

_Anatoliy

Nov 22 2010, 11:41

Цитата(disel @ Nov 22 2010, 13:09)

generate programming file -> property -> configuration option -> configuration rate

Вах,шайтан!
Спасибо!
Но перекомпилил,перезалил - всё равно 2,34МГц!
Это чего?

Цитата(_Anatoliy @ Nov 22 2010, 13:24)

Вах,шайтан!
Спасибо!
Но перекомпилил,перезалил - всё равно 2,34МГц!
Это чего?

Блин,с этой работой совсем крыша съедет

.mcs файл то не сформировал

Всё отлично,спасибо!

Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.