что значит
Цитата(Fynjisx @ Dec 5 2010, 08:54)
сам будет "дребезжать"
, хотя это и не важно
повторюсь (перечитайте пост):
для избавления от дребезга обычно используют счетчик, считающий например до 10ms, в зависимости от кнопки (в вашем случае низкий - разрешение счета, высокий - сброс счетчика в ноль, если счетчик досчитал до конца - это и есть сигнал чистый от дребезга).
т.е. достаточно одного сигнала, когда он переключается в диапазоне менее 10ms счетчик сбрасывается (если угодно - значение счета "дребезжит"),
если длительность сигнала более 10ms , то счетчик досчитал и на выходе получаем сигнал свободный от дребезга (если время выбрано правильно)
например на verilog это как-то так
Код
reg [31:0] cnt_srt;
reg get_str;
wire end_cnt_rst = 'h_ffff;
always @(posedge clk)
begin
if ( rst)
begun
cnt_srt <= 0;
get_str <= 0;
end
else
begin
if ( cnt_srt < end_cnt_rst)
cnt_srt <= cnt_srt + 1;
else
get_str <= 1;
end
end
на rst подайте сигнал с дребезгом (при низком rst - счетчик начинает считать),
get_str равен высокому при наличии входного сигнала (в данном случае низкого входного сигнала) свободного от дребезга
Извиняюсь, был не внимателен.