Добрый день,

Есть ли в DDR ограничение на минимальную частоты диф. клока. Например в даташите Micron есть только ограничение на минимальный период клока, то есть максимальная частота работы. На максимальный период ограничения вроде бы нет. Вопрос в том, будет ли работать DDR с частотой 50-70 МГц?
Например, уже для DDR2 есть ограничение на мин. частоту - 8 ns или 125 МГц.

Спасибо.

Глянул на чипы производства Micron, Samsung, Elixir - максимальный период 10-13нс. 13нс у Микрона.

Насколько мне известно, ограничение снизу связано со стабильностью работы схемы DLL. Если DLL не используется, будут нарушения относительного тайминга сигналов DQS и данных. Если на низкой частоте контроллер может соблюсти setup и hold при записи, выдавая свой DQS и считывать, используя, например, clock вместо DQS, то работать будет. По-моему, в микросхемах памяти в регистрах конфигурации есть биты DLL reset или DLL enable, позволяющие DLL не включать. Используется этот режим при проверке чипов во время производства. Как при этом ведет себя DQS я точно не помню, но по-моему, повторяет clock с какой-то задержкой, при этом задержка зависит от чипа/напряжения питания/температуры, но поскольку частота низкая, этой зависимостью можно пренебречь.

Заинтересовался DDR2. Вижу в Википедии или в русской что тактовая частота 100МГц, а у микросхем памяти минимум 125 МГц. Википедии ошибаются?

Я думаю, что в википедии просто устаревшая информация. Поскольку микросхемы памяти (одного и того же производителя и той же емкости) проходят нескольно уменьшений (переходят на более тонкие техпроцессы), минимальная частота с уменьшением техпроцесса плывет вверх. Так как это не основной рабочий параметр, то большинство покупателей это устраивает и производитель просто не принимает никаких технологических мер для поддержания минимальной частоты на стабильном уровне. Это можно проверить в даташитах микросхем 4-х/5-х летней давности, они могли сохраниться в архивах в сети.

Уважаемый dinam, а где вы такое увидели у Микрона - 13 нс. Смотрю в даташит "512mb_ddr_mobile_sdram_t47m.pdf" (стр 26) и вижу что есть только ограничение на "минимальный период клока". Так при CL = 3 это 5,0 - 7,5 нс (в зависимости от скорости микросхемы) и для CL = 2 это 12 нс. В графе "максимальный период клока" - прочерк. Я так понимаю что ограничения нету, хоть 1 герц.
По DDR2 - никаких вопросов нету, там 125МГц минимальная частота.



отвечаю сам себе :-)
Да, для обычных DDR памяти Микрон есть ограничение мин частоты клока 13 нс, а вот в даташите на LPDRAM (для мобильных устройств) видимо такого ограничения нет, по краеней мере по даташиту, который я приводил в пример.
Вообще кто-нибудь реально работал в таких режимах? У меня ограничение в клоке 50 МГц.