Работаю в WebPack6.3 (vhdl) и Modelsim XE II 5.8c. Modelsim запускаю автоматом из WebPack. Тестбенчи пишу на vhdl. Раньше с моделированием особо не заморачивался, а сейчас возникла необходимость полного моделирования проектируемого устройства. Тактовая частота у него 10 МГц, время работы - чуть больше двух минут. Я еще и половины описания не сделал, а никак не могу завершить моделирование написанного куска То пора домой, то через пару часов моделирования Modelsim куда-то исчезает А о временном моделировании я уже и не мечтаю. Оно будет длиться явно больше суток. Как повысить скорость моделирования?
В более ранних версиях WebPack был доступен параметр Simulation Resolution. Может ли мне помочь его увеличение? Ведь 1ps (по умолчанию) в данном случае слишком мелко. Если да, то как его изменить?

ИМХО при функциональной верификации вам должно быть всё равно (а уж компютеру тем более) какой период вашего клока - хоть одна фемтосекунда хоть милисекунда для компа это вё равно только название периода события (при временном моделирование другое дело). а вот то что ваш моделсим загибается спустя некоторое время - симптоматично - при правильном тестбенче он хоть месяц работать должен, а при критической ошибке верификации переходить на следующий набор тестов -- но никака не накрываться медным тазом

Раздобудьте где-нибудь вылеченный M@o@d@e@l@s@i@m SE - по наблюдениям он работает в разы быстрее, чем XE.

Ну вот сегодня и дома запустил. Моделсим снова накрылся. Часа через два. Оказалось, кончилось место на диске D. Выходной файл все пожрал (6.7Гб). Это ж какой винт нужно иметь, чтоб он месяц работал...
Вообще я всем этим занимаюсь крайне редко. Опыта очень мало. И мой проект очень мал (XC95288XL). И я никак пока не могу понять, как люди умудряются симулировать проекты раз в 10 (100?) больше?
Завтра попробую скачать SE...

Тестовый модуль (или тестируемый?) написан с ошибками. Есть подозрение, что в некоторых процессах не списка чувствительности или оператора wit, либо этот оператор при определенных состояниях входных сигналов не срабатывает (например используется внутри if или case).

Тестовый модуль (или тестируемый?) написан с ошибками. Есть подозрение, что в некоторых процессах не списка чувствительности или оператора wit, либо этот оператор при определенных состояниях входных сигналов не срабатывает (например используется внутри if или case).

Рекомендую почитать про дельтазадержки в Бибило Основы языка VHDL.

wit - не нашел я такого оператора в vhdl. Может wait ? Он есть. Внутри if или case он не используется.

Да вроде читал Сейчас вот перечитываю.
Выкладываю 3 vhdl и тестбенчу. Может найдется добрый человек, глянет и ткнет меня носом...

Раздобыл Modelsim SE PLUS 6.0 Но по всей видимости не вылеченный С генеренной лицензией не хочет работать ни в какую. Даже по туториалу. Снес. Поставил демо. Летает, что самолет! Уже 40 сек прошло!!! И гигантских файлов не наблюдается! Спасибо большое за совет
Но ведь когда-то это кончится. Демо ведь

ну в общем-то есть догадки в чём причина - говорите диск забивается быстро - интересно к чему бы это? - полагаю что под тестбенчем вы понимаете отслеживание глазками сигналов на вэйвформе? и для этого при верификаци включаете окно вэйвформы и запускаете моделсим? ну если так - то неудивительно что диск забивается за несколько часов - файл вэйвформы вещь достаточно тяжёлая.
секрет тестбенчей работающих по месяцу заключается в том что они пользуются немного другими принципами верификации -- они автоматизированы - им не нужно тащить за собой файл с отслеживаемой вэйвформой - потому как они проверяют функциональность верифицируемого модуля - техник существует много - для разных типов дезайна есть своя - но принцип общий есть: тестбенч должен создавать наборы входных сигналов и "предвидеть" правильную реакцию модуля на его выходе- в случае несовпадения ожидаемого результата и имеющегося на выходе генерируется диагностическое сообщение (например с состоянием всех выходных и входных сигналов, состояние конечного автомата и т.д. и т.п.) на основании этого сообщения проектировщик отлавливает ощибку в проекте или что так же вероятно ошибку в тестбенче - таким образом информация которая сохраняется на диск становится в разы раз меньше (тестбенч выдаёт только полезную а не всю информацию) а диагностика автоматической или на худой конец автоматизированной - и все живут счастливо и умирают в один день
постскрипт: я кстати ваш тестбенч посмотрел - я думаю вам как раз нужно добавить часть которая бы анализировала результаты (производила диагностику) посмотрите также книжку в закромах родины под названием Writing testbenches - она конечно немного мудрёная и слишком уж праведная, но многими признаётся как обязательная программа
удачи

Ага... Вот теперь более-менее понятно. Спасибо, что просветили. Да, глазками отслеживаю. Правда, недавно начал задумываться, чтобы симулятор сам выводы делал. Ну, в общем как Вы и говорили.
Но все равно, поставил SE, и ведь все проблемы исчезли!(?). Да и как окно вэйвформы не запускать, если оно само запускается , если запускать симулятор из WebPack. Новичек же рассуждает так - раз запускается, значмт так надо. Понятно, что его можно выключить, но это потом, когда опыт появится, ведь так? Да и проект у меня простой, чайниковский, сами видели, симуляция на нем должна летать и по умолчанию, что она уже и делает в SE. Пока разбирался с проблемой, заодно моделсим подучил немного. Сейчас запускаю его автономно.
Теперь знаю, как опытные люди поступают. Еще раз спасибо