Цитата(Vitaly_K @ Jan 30 2015, 19:09)
Во-первых, это не PDS, о чём будет ниже, а во-вторых, как же без ГУН-а? А что, тут есть какие-то проблемы? Вы же какие-то используете? – вот и тут есть соответствующее место для них.
Тото и оно, что есть проблемы. Наша оборонная промышленность обещает октавные ГУНы очень нескоро, а DDS уже давно выпускают Элвис.
Умножители можно делать на отечественной рассыпухе, поэтому у этого варианта есть перспективы на полное импортозамещение в ближайшее время.
В вашем варианте даже ПЛИС заменить нЕчем. Как я понимаю, это должен быть не самый слабый Virtex.
Отечественные октавные ГУНы есть у Микрана, но они их пока не пускают на 5-ю приёмку, видимо, пока невыгодно.
Надеюсь что это только пока...
Цитата
Как раз здесь и сбывается Ваш «прогноз» о том, что «У многих часто нет времени или желания даже вникать в метод, существующий только на бумаге». Так вот, речь не идёт о PDS. В разделе 10, на который я ссылался, описана совсем другая структура, совсем не похожая на PDS. Для краткости я назвал её Frac-N-Syn.
Да, я пока не вникал, сегодня прочитаю. Сейчас такой период в жизни, что участвовать в форуме и читать могу только на работе, в рабочее время.
Цитата
А что ж там анализировать? И так всё ясно. Для PDS требуется специальный ЦАП, которого нет в природе. Он мог бы быть исполненным в составе чипа в тесной связи с цифровой частью. А в макете он выполнен в виде RS-триггеров в ПЛИС и резистивной матицы, размазанной по печатной плате. Чего ж можно было ожидать, когда всё зависело именно от ЦАП. Другое дело в варианте Frac-N-Syn,- там можно использовать стандартный ЦАП. Да и схема значительно проще. Для специалиста запрограммировать её в ПЛИС не так уж и сложно.
А вот тут несогласен!
Анализировать надо по меньшей мере для того, чтобы составить требования к быстродействию ПЛИС и скорректировать схемотехнику.
Я утверждал и продолжаю утверждать, что непонимание причины относительно слабых характеристик макета - одна из основных ошибок.
Я могу ошибаться, но своего мнения не изменю.
Цитата
В чём-то Вы конечно же правы. Во всяком случае было интересно и полезно с Вами пообщаться. Спасибо.
Да, со мной Вам ловить точно нЕчего. Есть ещё два обстоятельства из-за которых теперь я не смогу заняться PDS, хотя раньше это планировал:
1. Патентообладателем метода являетесь Вы, Вы же являетесь жителем Киева и гражданином Украины.
2. Я работаю на частные и государственные заказы и являюсь жителем Курска и гражданином России.
Т.е. использование метода в госзаказе категорически исключено, а в частных заказах высокая скорость не нужна и приходится денюжку экономить.
Поэтому в частных заказах без зазрения совести использую Frac-PLL. Использование переменной опоры обеспечивает вполне нормальные характеристики.
Цитата
Засунуть можно было бы и десяток, если бы это были микросхемы.
А в исполнении ПЛИС+ЦАП+ГУН тоже было бы довольно компактно.
В исполнении ПЛИС+ЦАП+ГУН сомневаюсь, что будет компактно.
Вы бы видели наши оборонные FPGA, Rad Hard Actel нервно курят в стороне.
Это, кстати, одна из причин того, почему я забил на вариант DDS=FPGA+DAC.