Метастабильность на учаске характеристики, вблизи которого работают многие ФД. В цифровой схемотехнике стараются избегать асинхронных связей, где найти ошибки крайне сложно. Синхронность проекта считается хорошим тоном. Насколько асинхронность предсказуема в PDS, можете ответить только вы. Это поверхностные вопросы, без вникания в сложность структуры PDS.


На выходе каждого парциального детектора абсолютно одинаковые сигналы, без учета временного положения? Если оставить только один детектор, остальные исключить, схема будет работать с пропорционально худшими характеристиками?

С метастабильностью всё в порядке. Каждый парциальный детектор работает в середине линейного участка его статической характеристики. См.файл с описанием макета, приложенный к сообщению №2327 на стр.156.

Да, абсолютно одинаковые. Да, будет работать.

Долго думал, как рандомизировать управляющую цифру "рандомизированного DDS" малой кровью?
Итоги размышлений - узкополосный ГУН, управляемый через ЦАП дрейфующим внутренним кодом...

...Вы извините, я тут нечто типо блога буду вести, не обращая внимания на тупиковые ветки синтеза

По измерениям на макете не вижу характеристик линейности. Если детектор работает на линейном участке, его можно заменить на схему без обратной связи, меньше поводов сомневаться в линейности характеристик.


Красота.


По SPI? Вроде на конструктивном уровне решаемый вопрос, как мне кажется.


По косвенному синтезу рано ставить точку. Возможности по всем параметрам далеко не исчерпаны, я бы сказал далеки от потенциальных. В первую очередь по скорости перестройки, без экстремального расширения полосы.

Можно заменить на XOR.

Не ожидал услышать. Можете нарисовать новую схему с элементами XOR ? И сразу следующий вопрос: зачем ЦАП в этой схеме? В двух-трех словах. Пытаюсь осознать концепцию PDS в общем виде, преодолеть отторжение сборной разношерстных элементов на подсознательном уровне.

Спасибо за вопросы. Вы один из очень немногих, кто взял на себя труд разобраться с сутью PDS идеи.
Думаю, что нет смысла рисовать всю схему. Она остаётся прежней. Единственно, RS-триггеры заменяются на XOR (показано на прилагаемом рисунке). На входах XOR необходимо установить делители частоты на 2, чтобы получить меандры. XOR работает только с меандрами. Понятно, что при этом в 2 раза увеличивается коэффициент деления в петле. Эта неприятность компенсируется двукратным увеличением крутизны характеристики детектирования.
Спрашиваете, зачем ЦАП? А что вместо него?

Как это он решается на конструктивном уровне? И а какой скорости передачи? На 100 Mb/s и выше решается?

А я и не поставил. Мало того - моя схема рандомизированного управления "механизмами" синтеза универсальна как для прямого, так и для косвенного методов.

Если совсем-совсем не понятно, то я могу схему описать языком патентоведа, но схем рисовать принципиально не буду из-за того, что здесь присутствуют участники из других государств. Я сам себе как специалист не принадлежу, извините ещё раз

а бложик, давеча анонсированный, надеюсь, не про синтезаторство будет ?

Не думаю, схема при этом фактически работает по передним и задним фронтам. Формально ничего не меняется, но схема становится удобнее в реализации и более предсказуемой.


Возможно я немного избалован, но если есть ЦАП (и даже не один) невольно возникает вопрос: а почему его не использовать по прямому назначению (прямой синтез)? По вашей статье вижу PDS базируется на идеи Босселаерса, где был использован ЦАП в гордом одиночестве. Я бы даже предложил поначалу отталкиваться от этой идеи, как более простой. В той схеме на выходе ЦАП также формируются импульсы, среднее значение которых является управляющим для ГУНа. Ладно, думаю, пусть есть ЦАП, но почему тогда нельзя на его выходе сразу формировать управляющее напряжение без импульсов? Оказывается, по-другому не получается, изначально нет информации о разнице фаз между двумя сигналами. И опять стопорюсь на этом моменте, в мире давно опробована и широко используется связка TDC-DAC, где сначала разницу фаз определяет преобразователь время-цифра и далее на медленном ЦАП формируется управляющее напряжение. Чем этот вариант хуже? Двигаюсь дальше, преобразование высокочастотных импульсов на ЦАП в напряжение на DC похоже на работу ШИМ или дельта-сигма модулятора, когда разница по частоте (сужение полосы) позволяет увеличить разрядность (точность управляющего напряжения). Другими словами, разрядность ЦАП теоретически можно уменьшать, в пределе до 1 бита (отсутствие ЦАП). Почему это свойство не было использовано в PDS или у Босселаерса? И вопрос о распараллеливании остается открытым, способность взаимодействия со скоростными технологиями на низких частотах?


Конструктивный уровень - "сендвич" компоновка управлялки и СВЧ, трассировка линий во внутренних слоях, промежуточная буферизация-фильтрация, прошивка ПП виасами, территориальное разнесение ... С интегральными микросхемами управление выше 20 Mb/s пока не встречалось, пробовал свое на 400 Mbyte/s - не видно вооруженным глазом.


Предлагаю шифроваться, как лет 30 назад у меня был советский компьютер (Электроника-85 если память не изменяет), где маркировки микросхем звучали как "капуста", "репка" ...

Неплохая идея. Только не капуста и репка, а слэнг. И домахаться гбне нЕкчему будет.
Ну ежели на пальцах, смысл идеи таков:
К основной управляющей фпгашке через параллельную шину цепляется цпльдэшка, которая сериализует управляющую посылку. Одновременно из фпгашки на гравицапу, управляющую гунном, выплёвываются рандомные выборки. Получаем эдакий пьяный сериалайзер, не мешающий синтезёру своими шатаниями из стороны в сторону. Актуально как при управлении гравицапой, так и при управлении фапчой. Кактотак...

Если управляемые микросхемы находятся рядом, то я не сторонник таких манипуляций. Далеко передавать (понятие относительное) - тут есть над чем подумать. Мощность TTL подобных сигналов может натворить чудес. Совсем недавно, думая над такой задачей, решил попробовать LVDS - размах напряжений можно сделать около 200 мВ, вместо 3 В. И промежуточные мелкие фпгашки будут очень даже кстати, со скремблированием, мешированием и сериалайзингом.

Всех женщин поздравляю с праздником! Вдруг стало любопытно, есть ли такие, которые читают нашу ветку?

ЦАП один, с двумя не получается. В прямом синтезе ЦАП используется, качество сигнала (спектральная чистота) низкое.

Идея Босселаерса хороша в теории, но на практике она не работает из-за сбоев при совпадении импульсов по времени.

Можете привести примеры использования этой связки в синтезаторах частоты?

А как это свойство использовать? Пожалуйста, намекните на схемное решение.

Этот вопрос уже был. Я на него ответил в сообщении 2344, а именно:
«В PDS расщеплённые фазы работают параллейно на пониженной частоте. На выходе их сигналы суммируются, так что результат получается как если бы детектор в целом работал на исходных высоких частотах». Похоже, Вы не удовлетворены таким ответом. Возможно, я не понял вопроса. Пожалуйста, изложите вопрос более подробно.

это вряд ли:

Все парциальные ФД должны работать согласованно, на одном склоне фазово-амплитудной характеристики.При наличии делителей /2 выходы ХОR-ов могут давать разный знак Кфд относительно сигналов с фазорасщепителй, при несогласовванной или отсутствующей предустановке этих делителей/2.

Да, Вы правы, нужна предустановка. Думаю, это не сложно сделать.

А если ответную развязку законтропупить?

Мирабэлла, Таня, Ксения, Зинка и другие дамы форума - с праздником Любим вас и обожаем

Спорный момент, кому какие уровни нужны и считать ли гармоники за спуры (любой ГУН хуже по гармоникам ЦАП). А какие спуры будем считать низкими?


Действительно пробовали? Из любопытства спрашиваю. Глубоко вникать в детали нет смысла, важнее понять потенциал, на что можно рассчитывать.


Детально не занимался этой темой и привести сходу ссылку на последние достижения не могу. Общее представление дает следующая статья:
Michael H. Perrott, Tutorial on Digital Phase-Locked Loops
ЦАП там не используется, его функции берет на себя DCO - генератор управляемый переключаемым набором конденсаторов C-2C-4C-8C- ... Общая идея от этого не меняется: преобразование фазы в цифру (TDC, ADC), цифровая фильтрация и цифровое преобразование в частоту (DCO, DAC+VCO). Больше всего в этой схеме мне нравится потенциал - знание фазы дает полный простор для творчества, в цифровом виде намного проще сделать адаптивный алгоритм фильтрации, чем в аналоговом. Не вижу другого способа повысить скорость (на порядок), без потери устойчивости.


Как в данном случае сделать, мне трудно сказать, говорю о потенциальных возможностях. Многоразрядный быстрый ЦАП избыточен в PDS.


Если бы вопросы просто решались некогерентным сложением, работали бы в области кГц и никаких интегральных технологий не надо. Поэтому и намекаю, как перейти на более высокие частоты? Что с того, что в современных ЦАП частоты преобразования превышают 10 ГГц? Цифровая часть остается работать на низких частотах, на порядки более низких. Можно ли сравнить PDS с 32 парциальными детекторами на 400 МГц с DDS, работающим на 400*32=12.8 ГГц за счет распараллеливания?

На выходе ADF4002 на верхней частоте будут очень короткие импульсы. И тут могут быть такие проблемы:
1. Быстродействие Д-триггера (я правда смотрю исходя из доступной мне элементной базы, которая ограничена сериями 74lvc/74ac). Не смотря на то, что по входу С триггер способен работать на очень высокой частоте, переключаться с такой частотой он не сможет. Наиболее ярко это демонстрирует нетрадиционный делитель от Венцеля. Здесь же триггер должен включиться и сразу выключится по следующему фронту(спаду) тактового сигнала, как по мне на частотах вблизи верхней границы ADF4002 стабильно работать не будет.
2. Задержки - может неудачно получиться и срабатывание триггера будет нестабильным, но это должно лечиться без проблем.
3. Мощность выходного сигнала. Мне кажется, что сигнал с очень большой скважностью это потенциальная проблема с шумом, ибо энергии в импульсе будет немного, а шумовой пол остается такой же, как и с меандром (или близкой к нему формой) на выходе.

Нет конечно, гармоники это не спуры. Низкими спурами можно считать, например, достигнутые в QuickSyn, -70 dBc на частоте сигнала 10 ГГц. Кому-то ж и такие уровни нужны. А кому-то и этого мало. В DDS подобных цифр пока не получают. Там ведь не только гармоники, но главное - спуры вблизи сигнала.

Нет, не пробовали. Зачем тратить время на проверку очевидного? Однако же идея Босселаерса оказалась плодотворной для её усовершенствования. Суммирование надо делать не в цифровом, а в аналоговом виде (Козлов В.И., Способ фазового детектирования, «Радиотехника», №4, 1980). Это пробовали. Правда, результат оказался посредственным, и опять-таки из-за примитивного ЦАП. Цифр не помню, но заказчика они устраивали.

Статья Perrott. Титанический труд в картинках, недосягаемый для моего понимания. Можно ли это приспособить для PDS?

Есть вариант PDS с дельта-сигма модулятором. Там разрядность ЦАП значительно меньшая, используются только старшие, расщепляемые разряды.

Что это за распараллеливание? Как понять формулу 400*32=12.8 ГГц?
Где и как это применяется и каковы результаты по спектральной чистоте?

ребят, накидайте какой-нибудь литературы, статей, в которых рассказывают про свиприующие цепи для фапч, что бы при срыве, сигнал сам захватывался.

Хороший вопрос! И похоже, он самого Виталия поставил в тупик:


Рискну предположить, для той же цели, что и в ДДС. А зачем он в ДДС? Если задать такой вопрос, то в большинстве случаев ”стандартный” ответ будет: ”Ну как? Чтобы получить требуемую форму сигнала, например, синусоиду.” (А если треугольник или меандр?)

А вот и нет! ЦАП нужен для получения требуемой частоты, т.к. без него макс. ошибка может быть равна периоду частоты клока. И именно ЦАП (вместе с ФНЧ) ”вычисляет” (аппроксимирует) ту точку А перехода через 0. Т.е. это некий весьма эффективный аналоговый вычислитель (процессор, аппроксиматор и т.д.).

Нажмите для просмотра прикрепленного файла

Как сказал Тау:

Другие методы пока не так эффективны. Цифровая ЛЗ? Это было бы наиболее оптимальным способом, хорошо стыкующимся с цифровой основой ДДС, но её пока в наличие нет (с требуемым разрешением). Аналоговая задержка (фазовращатель)? Но тогда опять нужен ЦАП, чтобы управлять ею. ШИМ-? Ну, и так далее – бег по кругу.

И всё-таки, хотелось бы видеть ДДС без ЦАП, т.к. это дорогое и избыточное решение (как и в PDS ). Кстати, поэтому, мне кажется, полезным порассуждать о методе Виталия (безотносительно, будет ли он реализован или нет), т.к. это может сгенерировать новое решение, которое может быть спроецировано на ДДС (и обратно). Не каждый день, и не многие из нас могут сгенерировать действительно что-то новое, а не белый шум. Поэтому, перезадам тот же вопрос Виталию:

А зачем в PDS ЦАП? Ну, если в двух словах, чтобы схватить саму идею - как на лекции для студентов? Какова его функция?



Если складывать две дискретные синусоиды одинаковой частоты, но с разной амплитудой/фазой, что будет происходить с фазой суммы синусоид? (Хочется поискать что-то ещё, что может крутить фазу).

Речь шла именно о микросхемах, не имеющих LVDS-интерфейса, где управляющий интерфейс постоянно молотит. О гальванике я уже говорил, оптроны - лучшее решение для НЧ, жаль что невозможно использовать трансформаторы. От мощности TTL выходов придётся развязываться классическими RC-цепочками или ещё как-то. Но эти спуры формируются, как я понял, не только из-за этого, а также внутри самих микросхем синтеза. Вот для этого и есть смысл ввести такие манипуляции, если я не ошибаюсь.

А так да, пока что всё идёт к тому, что надо менять управляющие CMOS входы и выходы микросхем синтеза на LVDS, но это уже от нас никак не зависит.
--------------------------------------------------
Праздники прошли Нас догнали Будни
© Калинов Мост

крутить фазу поможет "вспомогательный аргумент" Ф.
если есть две синусоиды с разной фазой одной частоты ,то получить произвольную фазу нет проблем.

Выхожу сегодня на пробежку и вижу на капоте машины
Нажмите для просмотра прикрепленного файла
Виталий, поздравляю с продвижением в массы )


Да, формально LVC до 200-250 МГц.


Не думал, что встречу человека, также повторившего эту схему ) Есть свои нюансы, например падение внутреннего усиления с ростом частоты, не для массового применения.


У AUP серии времена setup/hold лежат в диапазоне +-0.2 нс, действительно "попасть" в 2.5 нс (400 МГц) не составит труда.


Есть такая проблема, в этом случае стоит подумать о переходе на AD9512 с отдельным программированием паузы и длины импульса.


Кстати, есть очень красивое применение коротким импульсам (длительность = одному периоду). Например умножаем 100 МГц на 20 и потом делим на 20 с длительностью в один период. Дальше подаем на LO вход смесителя и получаем гармониковый смеситель от 100 до 1000 МГц с гарантированными характеристиками. Для случая, если кто боится использовать диоды с накоплением заряда или для применения в интегральном исполнении, квиксин в микросхему поместить.


Открываю документ по AD9163 на странице 15, рисунки 17, 18, 19, режим DIGITAL SCALE = -6 dB, SHUFFLE TRUE (тонкая синяя линия). На частоте 1 ГГц SFDR составляет -85 дБс, при этом уровни второй и третьей гармоник находятся на том же уровне, и по их форме понятно, SFDR определяется именно гармониками, а спуры лежат ниже. Приводим -85 dBc к 10 ГГц и получаем -85 + 20log(10) = -65 dBc. За вычетом гармоник получаем не хуже -70 dBc. Это конечно шуточные выкладки, у Александра лучше чем -70 dBc, с запасом написано, но если немного потрудиться над ЦАП, все может быть.


Мне показалось, "на пальцах" легче восприятие, чем куча формул. Если попытаться применить эту технологию, от PDS ничего "родного" не останется. Там все крутится вокруг линейности и шумности TDC преобразования, остальное - математика.


Это уже интереснее.


Значит, что цифровая часть современных ЦАП работает не на 12.8 ГГц, а на 400 МГц (для примера пишу, цифры могут быть другие) и только одновременная работа 32 ядер DDS дает возможность перейти на высокую частоту. В более ранних микросхемах принцип был такой же. Пример этого ЦАП писал выше.


Еще раз подчеркну, ФНЧ - аппроксиматор без потерь, без добавления шума. Организовать регулируемую задержку без потерь намного сложнее.



Стоп, крутить фазу можно и одной дискретной синусоиды, до этапа ее перехода в аналоговый вид.


Не очень дорогое. Кстати, с обратным преобразованием синус-цифра те же проблемы и лучше АЦП пока ничего придумать не могут ) Интересное замечание - с одной стороны ЦАП и АЦП обладают нелинейностями, а с другой стороны позволяют бороться с ними собственными средствами. И еще, без ЦАП невозможно будет полнофункционально модулировать. Как быть с I/Q модуляцией? Отдельная схема? Тоже между прочим не простая. Это одна из причин, почему не желательно бороться со спурами в офсетном делении.


На таком уровне уже ничего не поможет.

Коллеги, а кто-нибудь синтезатор на базе digital pll http://stepfpga.ecbcamp.com/doc/_media/dds_pll.pdf
типа ad9549 http://www.analog.com/en/products/clock-an...ion/ad9549.html что нибудь делал? Уж очень разнообразные заманчивые варианты просятся в ее блок схему вместо формирующего фильтра.

Приведу похожий пример с PDS. Тактовая, опорная частота 1600 МГц. При этом ЦАП работает, как и в вашем случае, на частоте примерно 400 МГц. Прилагаю рисунок спектров в PDS и PDS-DS (с дельта-сигма модуляцией) при погрешности ЦАП 0,1% (среднеквадратическое значение, цифра от ADI). На частоте сигнала 12,8 ГГц в полосе отстроек 2 МГц получается не хуже -90 дБн.

Может здесь что найдете:
Нажмите для просмотра прикрепленного файла Нажмите для просмотра прикрепленного файла

Решение известное и, действительно, красивое. Только, вот, нужно ещё и фаз. шум сохранить после деления на 20 (и последующего умножения - интерес, ведь, в гармониках?). В КС я решился использовать только 3 и 5 гармоники делителей, и то далеко оторвавшись от шумового пола.


Да, ФНЧ без потерь. Чего не скажешь о ЦАП. Вот там и шум, и спуры, как раз и добавляются.



Не будем спорить. Всё относительно. Если делать UXG, то, да, недорого и весьма эффективно, лучше и не придумаешь. А вот если модуль на ладошке, то получим большую грелку. Пока, во всяком случае.


Ситуация понятная. Сравниваем двухуровневую логику (0 и 1) с n-уровневой (а при большом n переходим в чиcтый аналог). Последняя куда эффективней, но тут начинают сказываться свои недостатки (вспомните, как Вам не понравилось трехуровневое управление в AD9515, и я это полностью разделяю). Или взять аналоговую звукозапись - пластинки, магнитофоны бобинные, потом кассетные… И где это всё теперь? Всё на флешке, в чисто цифровом виде. Туда и идём.


А как с ней быть применительно к DDS? Вы собираетесь её формировать непосредственно на выходе ЦАП?


Отлично, я как раз об этом. Можно ли это как-то применить в ДДС без ЦАП-а? Если сформировать несколько синусоид в цифровом виде (NCO), то, суммируя их, можно получить сдвиг фаз, чтобы заполнить неопределённость в один период клока? Это пока такие мысли вслух…


Сумматор – тоже схема без потерь (и без ЦАП-а).


Как это можно использовать в DDS, чтобы убрать неопределённость по времени (см. выше)?

Я его даже заставил работать устойчиво с нечетным Кд, когда-то тут темку по этому поводу открывал.


Если достаточно четных Кд, то добавление еще одного Д-триггера полностью решает все упомянутые нюансы такого делителя на ADF4002.

Да, очень даже ничего. Красивое решение. А задержку какую-то использовали, чтобы подравнять D и С-входы (имеется ввиду D-триггер для reclocking-a)? И ещё. На 1.6 ГГц такой прибамбас не встречали? Интересно было бы попробовать с AD9515.

Нечем возразить. Остается догадываться, какие были шумы и спуры на этапе моделирования AD9163.


Да, конечно, за шумом следить обязательно, с делителями - особенно тщательно. Идея не меняется, как один из вариантов перехода на строб-смешивание и отказа от использования переключения нескольких умножителей с разными коэффициентами деления. Даже видел в одном из патентов нечто похожее, где перешли внутри микросхемы со схемы с целочисленным ФАПЧ на строб-смешивание + ФАПЧ и получили выигрыш по шумам на 20 дБ.


Интегральные линии задержки с большим разрешением, которые мне знакомы, сделаны на последовательно включенных логических элементах - нелинейность хуже ЦАП (источник спуров), про шумы лучше не говорить. В дискретном виде делают линии задержки на интегрирующих цепях (RC), и при больших задержках набегают шумы (аппроксиматор с потерями).


Да, с грелками проблема. С косвенным синтезом сложно потягаться.


Комплексное перемножение DDS и I/Q, по классике, в цифре, потом на выход ЦАП. До первого умножения все понятно, с умножением - квадратуры надо как-то трансформировать, да и само умножение подойдет только активное.


Мне кажется подвох здесь кроется в том, что нужно не фазой крутить, а задержкой, точнее частотой, а сложением одночастотных синусоид невозможно получить новую частоту (гармоники не считаем). Да и из двух разных, но фиксированных, частот невозможно получить произвольную.


Темку помню. Когда выходной сигнал близок к меандру, в его спектре нечетные гармоники имееют бОльшее значение, для четных может усиления в петле не хватать, думаю так.


Жду когда появится АЦП с достаточно малой задержкой по выходным данным (для широкой полосы в петле) и хорошей динамикой, чтобы использовать его вместо TDC. Хорошая конкуренция прямосинтезным схемам будет.

С точки зрения фазовых шумов выбор гармоникового смесителя - это крайне сомнительное решение. Что бы ни писали и ни говорили про сэмплеры, и на чем бы они ни были построены (NLTL, SRD), по динамическим характеристикам они всегда проиграют фундаментальному миксеру. Таким образом, на деле единственный аргумент в пользу сэмплера - это видимая простота (дешевизна) решения. В приличных оффсетных схемах синтеза используется все-таки фундаментальный миксер. Умножитель в виде генератора гармоник если уж использовать, то тогда хотя бы отдельный, по RF концу и с преселекцией т.е. фильтруем только нужный продукт умножения.

Чтобы упростить требования к фильтрации подставки, сам оффсет лучше делать не в одно действие, а в два (а если надо, то и в три). То есть иметь "старшие" гармоники и "младшие". И два фундаментальных (или три) миксера. И отсюда получается, что на практике куда удобнее работать с делителями и бинарными умножителями (а также просто усилителями в компрессии), чем с SRD и сэмплерами. Здесь приходится признать правоту Александра.

Шумовые ограничения при работе с современными цифровыми делителями для формирования гармоник вырисовываются такие: примерно -145 на частоте 5ГГц, что соответствует -135 для третьей гармоники 15ГГц и в -139дБ на 10ГГц. Отстройка 10кГц. До этих уровней шумов делители для получения "кривых" коэффициентов умножения 1,5 и 2,5 будут, пожалуй, наиболее эффективным решением.

Насчет спуров КС и цифры -70дБ по спурам. На уровне системы там ситуация такая. -70дБ (узкий диапазон DDS) -32дБ (минимальный N в блоке апконверсии/деления примерно 40) = -102 + 10дБ (максимальный N=3 в петле CRO)= -92 +10дБ (использование третьей гармоники "базы") =-82дБ. Это худший случай для 10-гиговой версии. У FSW-0020 плюс еще 6дБ из-за деления на два в петле. Получаем -76 по цифровым спурам в самом худшем случае. Аналоговых спуров на уровне системы быть вообще не должно. Ну а найти эти максимальные спуры - задачка, наверное, не из легких.

Ретроспективный вопрос к Александру. Почему в КС Вы остановились на частотном плане 96-192 (а не 64-128). Из-за HMC587 и цифры 10 гиг? Или из-за требований по допустимой относительной перестройке CRO/DDS?

вроде бы нет.

получить то сдвиг фаз можно, но только в цифровом виде ( отсчетов) , привязанных жестко к тактовым импульсам. Без интерполяции аналоговым фильтром "снаружи" мы не увидим новую "точку А перехода через 0"

Если бы своими глазами не видел -130 дБ при отстройке 10 кГц при умножении со 100 МГц до 10 ГГц, думал бы также. Причем по компактности (спичечный коробок), стоимости и потреблению нет ничего близкого. Возможно в этом случае обязательно применение первичных источников с хорошими шумами в дальней зоне, с меньшим влиянием эффекта наложения. Но лучше -130 дБ не вижу особого смысла делать, по крайней мере на данный момент для насущных задач в диапазоне 1-10 ГГц. Помню Александр говорил про многократные попытки использования SRD, в чем же там была загвоздка? Наиболее вероятная проблема. Не дает покоя этот вопрос.


Давно слежу за прогрессом в этом направлении у Silabs. Взять например Si5380, не видно классической полки от детектора, похоже шумы в петле повторяют кварц на AT срезе не высокого качества.

Это похоже совсем другая технология, при сходных названиях.

Тут все таки классический VCO с заморочками в виде programmable digital loop filter.
А аналоговые девицы сделали что то странное- цифровой ФД перед ДДС. И в конце даташита показали пример двухпетлевого синтеза, хотя там конечно просто zero delay loop для клока реализован, но ничто не мешает делать такую цепь на другие частоты и выводить выходной сигнал с нее.
Нажмите для просмотра прикрепленного файла

Две PLL внутри, внутренняя и внешняя, во внешней в качестве ФД используют АЦП. ГУН классический, но меня больше интересует шумность детектора.

С ADFкой у меня эксперимент не был доведен до конца, т.к. было два варианта с ГУНом на частотах 390..426МГц и четными Кд (под ADF4002), и с ГУНом на вдвое меньшей частоте и нечетными Кд. Я остановился на втором варианте (там вдобавок умножать опору было удобнее), поэтому делитель сделан на EPM3032A, а схема реклокинга усложнена, чтобы получать меандр на выходе для любых Кд. Каких-либо специальных мер для выравнивания задержек в таком варианте не потребовалось. Делитель работает устойчиво до 270МГц. Верхняя рабочая частота определяется возможностями старенькой ПЛИС.


Был где-то документик помнится от Linear (и помнится его выкладывал rloc), там подобный делитель (прескалер+D-триггер из серии 74AU..) работал на 1.5ГГц. Мои интересы так высоко пока не заходят.


А вот интересно учитывалась ли в модели возможная интермодуляция шума из дальней зоны в ближнюю из-за потенциальной нелинейности ФД в PDS синтезаторе?


Если Вы про работу с нечетными Кд, то все решилось второй LC-цепочкой и логическим элементом (не помню написал ли в той теме про финальный результат). Работала кстати схема очень стабильно как в варианте с четными Кд, так и с нечетными Кд (после модификации), но потребность в ней отпала ввиду смены частоты опорного генератора.

Хорошо, что напомнили, забыл напрочь, а схема полезная - DC1075A

В качестве триггера использовали аналог AUP, но другой фирмы. Входная частота думаю не 1.5 ГГц, поменьше. Максимальная частота демо платы, с которой рекомендуют использовать делитель - 125 МГц (400 МГц по входу делителя). Linear использует эту делилку для подключения стандартного генератора к АЦП. Полностью согласен с этим решением. Большинство настольных генераторов имеют на низких частотах относительно плохие шумы, параметры АЦП не померить.

Вот, вот, до первого умножения. Тут нужна конверсия, если по-честному.


Так именно ЦАП это и делает . Шутка. ”Мгновенное” значение частоты синусоид на входе ЦАП разное во времени (если такое понятие применимо, ведь нужно говорить о фазе), а средняя одна и та же. Поэтому, нам никто не запрещает таким же образом складывать две синусоиды одинаковой ”мгновенной” частоты, но разной по амплитуде и фазе, чтобы подвинуть её по оси Х (вспомогательный аргумент Ф, как сказал тау). Надо тут подумать…


Полностью согласен. Вообще интересно, вначале темы много спорили с Сергеем по разным моментам, а сейчас наблюдается полное единодушие почти по всем вопросам. Время расставляет всё на свои места...

Добавлю, что у гармоникового смесителя есть чудесное свойство ”ловли блох” – собирания шумов на неиспользуемых гармониках (см. рис. ниже).

Нажмите для просмотра прикрепленного файла

Поэтому с точки зрения шумов лучшее решение – фундаментальный смеситель, да ещё и с подавлением зеркального канала (но это, правда, если гоняться за ооочень низкими шумами).


В КС так и делал. Извлекал гармоники ”не совсем честно” из того, что было под рукой, а, вот, потом ”честно” их фильтровал. Кроме шумов опасался ложного захвата на соседней гармонике. На практике оказалось, что до уровня шумов -120 дБн/Гц (10 ГГц) это особо не нужно. В лайт-версии уже не фильтровал.


Именно так. Отсюда и взялась эта линейка смесителей:

Нажмите для просмотра прикрепленного файла

Кол-во смесителей в принципе может быть любым. Для одного смесителя нужен относительно мелкошаговый LO, перекрывающий весь диапазон, т.е. переходим к классическому multiloop решению – получается сложно. Если взять длинную линейку смесителей, то с LO всё будет красиво и просто. А сложно получается уже со смесителями. Ведь им надо и усиление, и фильтрация, а кроме того bypass path (ключ, splitter) для сигнала, который не идет на следующий смеситель, а готов к подаче сразу на фазовый детектор. Т.е. опять сложно. В результате оптимальное число смесителей – действительно, 2-3. В КС их два - очень простое решение.


Всё верно. И, кстати, спуры относительно "одинокие", предсказать местоположение котороых без знания частотного плана не так просто.


Кто ищет, тот всегда найдет . Но, это надо поискать! Вдобавок ко всему, если и нашёлся спур, то надо проанализировать (т.е. двигать его вправо-влево), а не принадлежит ли он собственно спектроанализатору. Вот, интересный эксперимент:

Нажмите для просмотра прикрепленного файла

Сначала по-честному запускаем random spur search на одном из СА (неважно, скажем, R&S). Как сказал Сергей, спуры отыскать не так просто. KC программируется на случ. частоту, СА просматривает несколько спанов - процесс не быстрый, по-этому, запускаем на неделю, получаем массу спуров между -60 и -70 (зеленые точки, ниже просто не показано, иначе всё будет зеленым). И что дальше? Анализировать каждый спур по отдельности? Долго. Тогда берем эти найденные точки, запоминаем и пропускаем через другой СА (скажем, HP). Предполагаем, что архитектура и, соответственно, собственные спуры второго СА совпадать не будут. Перемеряем и получаем совсем уже другую картинку (красные точки). Как и указал Сергей, действительно, можно найти отдельные спуры на -80, а вот в большинстве случаев это уже будет -90…-100. В итоге ставим -70 в спецификацию, чтобы этим особо не заморачиваться. А в производстве проверяем уже набитые точки, которые известны из архитектуры.


Сложно сказать. Вначале больше действовал по наитию, чем системно, многие моменты были не понятны. Если перечислить объективные факторы, то это будет комбинация трёх составляющих:
1. Выбор CRO – нужно перекрыть требуемую полосу и в тоже время не опуститься сильно низко, чтобы не перейти на другую сторону LO (схема, ведь офсетная, в противном случае надо либо давить ЗК, либо делать схему предустановки, что абсолютно не хочется).
2. Окно ДДС с малыми спурами.
3. Должен иметься в наличии фильтр ПАВ на нужную полосу апконвертированного ДДС-а, который бы давил LO и ЗК.

Можно ещё добавить разные ограничения ADF-ок (давно это было, LT нужных, по-моему, не было). По отдельности, вроде, мелочи, а вот найти нужную комбинацию стандартных, не заказных компонентов уже совсем не просто.


Повторяемость. Вот, реальный пример. Берем SRD, вылизываем схему - стабильность, чувствительность к усилителю раскачки и нагрузке, минимальные потери преобразования, выравнивание гармоник и т.д. Долго это ковыряем, без дураков – несколько прототипов, температуру гоняем, конденсаторы и индуктивности вверх-вниз переставляем и т.д. И, ура, получилось! Простая, изящная схема, практически не чувствительная к разбросу элементов и нагрузок. Идет в производство. Всё замечательно. Проходит несколько месяцев, приходит, видимо, другая партия SRD, и всё рассыпается. Хорошо, если только гармоники неровные (а не нули или возбуждение). И опять всё сначала. И так случалась не раз, и ни в одной компании. Честно скажу, не люблю я SRD после всего этого. Буду только рад, если Вы нашли решение, устраняющее все эти проблемы.

Фотонические смесители?

С этого момента поподробнее. Всегда же интересно, в чем конкретно дело? Какой параметр меняется? Тестером не прозваниваются? Время жизни носителей изменилось? Насколько? Форма выходного импульса? Ток через диод: в прямом направлении и при рассасывании? Причина появления нулей? Про возбуждение впервые слышу - несогласованность выхода усилителя? Вижу есть разброс от партии к партии, но нет необходимой выборки.

По схемотехнике уточняющие вопросы. Варианты построения рассматривали только классические? Т.е. раскачка сигнала в линейном режиме до 20-30 дБм и через трансформатор на диод? Были ли в схеме элементы регулировки? Как они влияли? Развязка по выходу? Какая нагрузка? Далеко ли стояла нагрузка?


С этим абсолютно согласен. Наблюдали такой эффект, как рост шумов при отстройке от гармоники. Очень похоже на эффект когерентно-некогерентного сложения белого шума. Шумные источники на SRD лучше не умножать.

Тут всё от цепей усиления и согласования по входу и выходу зависит.
Я как раз уже почти месяц ДНЗ насилую, появились первые мысли.
Но об этом в моей теме, конечно, кроме Вас все ими брезгуют. А зря!

Тут тоже пмсм спешите с выводами. Не учитываете функцию управляемой микросхемы.
Да и архитектура и математика всего радиочастотного тракта преобразования и ЦОС - тоже важнЫ.

Скажем так: Рецепт выписан, а применим или не применим он в том или ином случае - ?
Но говорить о том, что рецепт бесполезен, не проверив на практике, преждевременно...

С накоплением опыта (и некоторым приростом ума ) желание поспорить естественным образом уменьшается. Это я про Сергея.

Если смотреть на Вашу схему концептуально-арифметически, то ценность делителя проявляется еще и в том, что он как радиоэлектронный компонент при распределении базовой гармоники (ядра) соответствует двум арифметическим действиям, то есть а) укорачивает гирлянду электронных компонентов, нужных для получения требуемой гармоники; и б) распределяет гармоники и вверх, и вниз. При высокочастотном ядре делитель куда эффективнее умножителя, который может распределять только вверх. Единственный недостаток, препятствующий применению делителя как "spectrum spreader'а" в более низкошумящих схемах частотно-кратного синтеза, это наличие шумового пола в -153...145. У аналоговых же делителей есть проблемы с допустимой относительной перестройкой и с выходным уровнем продукта 3/2.

Подписываюсь. Именно так все и происходит. Мучаемся с SRD в каждой новой партии.

По поводу мук с ДНЗ эмоции пока таковы:
1. Первые 3 генератора гармоник сделали по наитию и они получились неплохими, см. тему.
2. Следующие 4 сделали из рук вон плохо, надо возвращать и переделывать в принципе.
3. Последние 3 на 11 ГГц сделали вполне успешно, не смотря на проблемы.
4. На текущих 11 генераторах гармоник появилась некая осмысленность в действиях.
Пока вывод такой, что ДНЗ не нуждается в настройке и регулировке,
а цепи согласования при этом нужно многократно распараллеливать.
-----------------------------------------
И шестикрылый семи... серафим
На перепутье мне явился
©А.С.Пушкин

Предлагаю обсудить/покритиковать следующую схему ФАПЧ:

Нажмите для просмотра прикрепленного файла

Но сначала немного предыстории. Пожалуй, наиболее мощным инструментом минимизации шумов в ФАПЧ является применение офсетных схем, как показано в общем виде на след. рисунке:

Нажмите для просмотра прикрепленного файла

Кол-во смесителей, в принципе, может быть любым – от одного (простая офсетная схема или многопетлевая) до… сколько подскажет фантазия и практический смысл. Как мы недавно обсуждали с Сергеем, в практическом плане наиболее оптимальным является использование двух-трех каскадов. Но это не суть важно. Проблема в том, что в любой офсетной схеме появляется неопределенность по частоте (с какой стороны гетеродина находится сигнал), требующая предустановки частоты. Для генераторов с высокой повторяемостью управляющей характеристики (ЖИГ) или достаточно узкополосных (CRO) эту функцию может выполнять ЦАП. Однако, для широкополосных ГУН применение ЦАП не представляется надежным решением из-за очень высокой чувствительности (и плохой повторяемости) управляющей характеристики. Куда более надежная схема показана ниже:

Нажмите для просмотра прикрепленного файла

Здесь задействованы две ФАПЧ. Первая – обычная без офсета для предустановки ГУН. Далее управление переключается на офсетную малошумящую ФАПЧ, которая “продавливает” фаз. шум. Особенно хорошо эта комбинация работает в схеме “воронка” по терминологии Сергея за счет использования общего гетеродина. Подробнее здесь:

Нажмите для просмотра прикрепленного файла
При этом интермодуляционные продукты смесителей совпадают с гармониками частоты сравнения ФД – “схлопываются,” как когда-то удачно выразился Сергей. Но помимо схлопывания таким же макаром выходная частота является гармоникой частоты сравнения, т.е. выбирая нужный коэф-т N (целое), ГУН можно привести в точности в нужную точку. А второй петле остается лишь “подчистить” фазу.

Схема исключительно простая и надежная. Но… начинает показывать свои недостатки по мере расширения полосы фильтра ФАПЧ и увеличения скорости перестройки, т.к. здесь нужно комбинировать два фильтра с абсолютно разными характеристиками (из-за кардинально разных передаточных функций). В принципе, не так уж и сложно, пока не начинаем подбираться к микросекундам. Вот здесь хотелось бы убрать переключатель и оптимизировать эти два фильтра по отдельности, чтобы выжать максимум возможного.

Вот здесь мы и приходим к первому рисунку. В двух словах: концепция – воронка; первая ФАПЧ приводит нас точно в нужную точку, частоту менять больше не нужно. А вторая ФАПЧ берет уже сигнал на её выходе и “подчищает” шум фазовращателем (используемого вместо традиционного ГУНа). Т.е. две петли оптимизированы под свои задачи и работают одновременно без переключения.

Что можно сказать о такой схеме?

Не будет ли в такой схеме прыгать шум пока не захватится петля с делителем в обратной связи?


В микросхемах синтезаторов с встроенными ГУН нарезка полос довольно узкая. Какие есть противопоказания использовать их в офсетной схеме?
Думаю что при низких частотах сравнения возможны срывы, да и калибровку для быстродействия надо отключать, а это тоже чревато потерей сигнала.

Компенсация фазового шума рис.6

Хорошая идея. В петле, где фаза регулируется, нужно постоянно следить за набегом, чтобы не уйти за границы регулирования, например сбрасывать целое число периодов 2*PI*N. Или, что может быть лучше, поставить ФВЧ (AFK приводил пример выше) и регулировать за пределами фликерной зоны, при наличии хорошей PLL в первой петле, не портящей шумы 10 МГц.

Полагаю, схема рабочая. Из плюсов можно отметить, что в смесительной петле, вероятно, можно использовать не ЧФД, а аналоговый ФД в виде миксера (то есть уйти от одного из источников шума). А какие требования должны быть к VCPS ? HMC247 подойдет? И какую скорость предполагается достичь в этом решении?

Не все так просто ребята. Давайте посмотрим, что происходит при переходе на другую частоту. В петле с делителем используется частотно-фазовый детектор, в петле с гармониками фазовый, тк он не имеет связи с VCO, (ну может и смеситель). Итак при переходе на другую частоту, петля с делителем доводит VCO до нужной частоты и затем происходит захват по фазе. В это время в петле с гармониками напряжение ошибки скачет от -U пит до +Uпит. Только после установки частоты и фазы в петле с делителем начинает работать петля с гармониками. Таким образом время установки "хороших шумов" увеличивается в 2 раза, "как минимум" . Далее, если используется смеситель в качестве фазового детектора, то он будет стремится выставить между двумя сигналами фазу близкую к +90 или -90 градусам, ее значение будет зависить от Кпер смесителя умноженному на Кпер петли. для обеспечения постоянной составляющей от случайной фазы гармоник. На выходе смесителя соответственно соответственно может быть или положительное или отрицательное напряжение для одинаковых значений частоты. Ну пока хватит, может где ошибся. Если все правильно, то можно порассуждать дальше.

Кстати, есть еще интересный вопрос, что будет, если фазовращатель разместить в цепи REF петли с делителем?

Наверняка будет. Будем засчитывать это в общее время установки.


О какой микросхеме идет речь? Обычно, там ГУН жестко соединен с прескэйлером внутри микросхемы, поэтому влезть с офсетом не получается. Что весьма досадно. Я же имел ввиду отдельный ГУН типа HMC733LC4B на 20 ГГц.


Надо моделировать. Можно вторую петлю какое-то время удерживать в 0 на время работы первой. Первая петля тогда будет устанавливать не только частоту, но и фазу (хотя, не хотелось бы что-то там переключать, но…), а вторая в самый ”последний” момент ”слегка” подчищать (не нравятся мне эти словечки, но пока так…). Интересно, какой тогда диапазон регулировки фазы потребуется для второй петли?


Именно так. Кроме того, может и не потребуется высокое напряжение, чтобы гонять ГУН вверх по частоте. Т.е. есть возможность (по крайней мере, потенциальная) избавиться и от операционника - ещё одного источника шума.


VCPS – это фазовращатель? Требования к фазовращателю пока не рассматривал, нужно моделировать. А по скорости интересно подобраться к микросекундному барьеру - перед тем как окончательно распрощаться с ФАПЧ (не прямо сейчас, понятное дело ).


Согласен. Но всё относительно. ”увеличивается в 2 раза” – может статься, не так уж и плохо, если сравнивать с другими методами предустановки частоты. Вот, для примера картинка установки частоты у QS:

Нажмите для просмотра прикрепленного файла

На отметке 90 мкс виден переход с одной петли на другую в виде выброса по частоте/фазе. В нашем же случае, я предполагаю, выбросов быть не должно, т.к. нет переключения, и процесс должен быть плавным с самого начала. А петли можно спроектировать на несколько мегагерц, т.е. ”в 2 раза” – это будет микросекунды или доли микросекунд. Можно списать на общее время установки.


Тут возникает логическое противоречие, когда две петли начнут корректировать одна другую. Придется устанавливать приоритет (усиление) одной над другой, т.е. опять же их комбинировать. Я же хотел принципиально разделить их, т.к. оптимизировать петли на единицах (а может выше-?) МГЦ – это достаточно утомительно, и лучше это делать по отдельности. Но есть и плюс. Можно использовать фазовращатель на низкой и фиксированной частоте (и с более линейной и повторяемой регулировочной характеристикой), что сильно упростило бы жизнь. Тут стоит подумать.

Кстати, можно просуммировать внешнее напряжение на фазовращателе – получим относительно качественную фазовую модуляцию.

Извините, Александр, свои идеи по ФАПЧ в силу обстоятельств засунул очень надолго.

Снова о ДНЗ: Нащупал структуру и архитектуру понижающего трансформатора для ДНЗ.
Парадокс в том, что у него нет и не может быть сердечника.
Для примера к размышлениям смотрите даташиты монолитных усилителей от 1Вт и более...